二十世紀(jì)九十年代以來(lái)，隨著嵌入式系統(tǒng)的蓬勃發(fā)展，嵌入式技術(shù)開始滲透到數(shù)控領(lǐng)域，傳統(tǒng)數(shù)控技術(shù)與嵌入式技術(shù)相結(jié)合，新型嵌入式數(shù)控技術(shù)進(jìn)入一個(gè)高速發(fā)展的階段。激光切割由于具有切割尺寸質(zhì)量好、速度快、精度高、效率高等優(yōu)點(diǎn)，在工業(yè)數(shù)控系統(tǒng)中具有非常廣泛的應(yīng)用。基于嵌入式的激光切割數(shù)控系統(tǒng)是嵌入式技術(shù)在激光切割應(yīng)用中新的探索,對(duì)于激光加工工業(yè)有著重要的意義。本文以ARM與R8C為平臺(tái)，對(duì)以激光切割為應(yīng)用的嵌入式數(shù)控系統(tǒng)的設(shè)計(jì)進(jìn)行了研究。 本文介紹了嵌入式數(shù)控系統(tǒng)的原理、體系結(jié)構(gòu)和硬件組成以及激光切割和原理、發(fā)展和特點(diǎn)，然后從硬件和軟件兩個(gè)方面對(duì)系統(tǒng)的具體設(shè)計(jì)進(jìn)行了研究。介紹了上位機(jī)ARMS3C44B0和下位機(jī)R8C/17的特點(diǎn)，執(zhí)行機(jī)構(gòu)步進(jìn)電機(jī)的控制原理，對(duì)外圍設(shè)備相關(guān)設(shè)計(jì)進(jìn)行了研究，包括上位機(jī)ARM S3C4B0的串口通信、LCD顯示、觸摸屏的設(shè)計(jì)，已及下位機(jī)R8C/17的串口通信與對(duì)步進(jìn)電機(jī)的控制。介紹了嵌入式操作系統(tǒng)UC/OS-II的原理及特點(diǎn)，UC/GUI的特點(diǎn)及應(yīng)用。對(duì)系統(tǒng)各功能模塊的軟件設(shè)計(jì)進(jìn)行了研究，包括嵌入式操作系統(tǒng)上任務(wù)的設(shè)計(jì)和通訊、系統(tǒng)人機(jī)界面的設(shè)計(jì)。研究了兩種激光切割路徑的算法，包括通用的來(lái)回掃描切割算法以及作者研究的實(shí)際路徑切割算法。
上傳時(shí)間： 2013-07-22
上傳用戶：lw4463301
步進(jìn)電機(jī)是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機(jī)構(gòu)，可以通過(guò)控制脈沖個(gè)數(shù)來(lái)控制角位移量，從而達(dá)到準(zhǔn)確定位的目的；同時(shí)可以通過(guò)控制脈沖頻率來(lái)控制電機(jī)轉(zhuǎn)動(dòng)的速度和加速度，從而達(dá)到調(diào)速的目的。由于步進(jìn)電機(jī)的控制原理是根據(jù)控制信號(hào)動(dòng)作，因此非常適合于單片機(jī)控制。 由于工業(yè)自動(dòng)化水平的提高，對(duì)很多工業(yè)監(jiān)控設(shè)備的要求也隨著提高，特別是對(duì)其驅(qū)動(dòng)部件步進(jìn)電機(jī)的位移和速度控制的要求越來(lái)越高，用單片機(jī)機(jī)對(duì)二維步進(jìn)電機(jī)實(shí)施精確位移和速度控制有極大的優(yōu)越性，二維步進(jìn)電機(jī)數(shù)控運(yùn)行系統(tǒng)是由ipc（工業(yè)控制計(jì)算機(jī)）發(fā)出控制指令，通過(guò)與單片機(jī)之間的通信，使單片機(jī)產(chǎn)生控制步進(jìn)電機(jī)運(yùn)轉(zhuǎn)的脈沖波形，使二維步進(jìn)電機(jī)分別作正傳、反轉(zhuǎn)、快轉(zhuǎn)、慢轉(zhuǎn)和停止等。
標(biāo)簽： 單片機(jī) 制器設(shè)計(jì) 步進(jìn)電機(jī)
上傳時(shí)間： 2013-05-18
上傳用戶：sn2080395
本文介紹了步進(jìn)電機(jī)驅(qū)動(dòng)電路以及它的性能。
標(biāo)簽： 步進(jìn)電機(jī)驅(qū)動(dòng) 電路介紹
上傳時(shí)間： 2013-07-20
上傳用戶：Ruzzcoy
想成為PCB高速設(shè)計(jì)高手，請(qǐng)看世界級(jí)的PCB設(shè)計(jì)水準(zhǔn)。
標(biāo)簽： 高速電路板
上傳時(shí)間： 2013-04-24
上傳用戶：英雄
嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序4部分組成，用于實(shí)現(xiàn)對(duì)其它設(shè)備的控制、監(jiān)視或管理等功能。其廣泛應(yīng)用于控制領(lǐng)域、消費(fèi)電子產(chǎn)品等行業(yè)，已成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。而隨著電子技術(shù)，多媒體技術(shù)及網(wǎng)絡(luò)技術(shù)快速發(fā)展，視頻監(jiān)控系統(tǒng)也正在向嵌入式，數(shù)字化，網(wǎng)絡(luò)化方向發(fā)展。嵌入式視頻監(jiān)控系統(tǒng)充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，實(shí)現(xiàn)體積小巧，性能穩(wěn)定，通訊便利的監(jiān)控產(chǎn)品。本項(xiàng)的目的正是建立一個(gè)完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統(tǒng)的嵌入式視頻監(jiān)控系統(tǒng)。 本項(xiàng)目是在 ARM 微處理器平臺(tái)上，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸任務(wù)。系統(tǒng)采用 ARM 微處理器 AT91RM9200作為主處理器，以視頻采集芯片 ADV7181 作為視頻采集設(shè)備，用 H.263視頻壓縮協(xié)議對(duì)視頻數(shù)據(jù)進(jìn)行壓縮，最后通過(guò)中興通信公司 MG815+CDMA通信模塊傳輸?shù)椒?wù)器上。 本論文主要分成五個(gè)章節(jié)： 第一章:首先介紹ARM和嵌入式Linux操作系統(tǒng)的特點(diǎn)和當(dāng)前的發(fā)展概況，然后說(shuō)明了本文的課題背景及意義； 第二章:描述了硬件開發(fā)平臺(tái)。本系統(tǒng)采用了 ALTMEL 的AT91RM9200為核心的開發(fā)平臺(tái)，并擴(kuò)展了以視頻采集模塊和CDMA無(wú)線傳輸模塊； 第三章:描述了本系統(tǒng)的軟件開發(fā)平臺(tái)，包括嵌入式Linux開發(fā)流程以及移植到具體硬件平臺(tái)需要完成的工作，如 U-Boot 的移植、Linux內(nèi)核的編譯與裁剪、文件系統(tǒng)的制作等； 第四章:首先論述了本系統(tǒng)中的難點(diǎn) FIFO 設(shè)備的驅(qū)動(dòng)編寫，隨后在對(duì)H.263視頻壓縮編碼敘述的基礎(chǔ)上針對(duì)塊匹配運(yùn)動(dòng)估計(jì)給出了一種改進(jìn)的菱形搜索算法代替原有的三步搜索法，并且通過(guò)實(shí)驗(yàn)結(jié)果證明，經(jīng)算法改進(jìn)優(yōu)化的新菱形算法優(yōu)于原先的三步搜索法； 第五章:得出了實(shí)驗(yàn)結(jié)果，完成了視頻數(shù)據(jù)的無(wú)線網(wǎng)絡(luò)傳輸。
標(biāo)簽： LINUX ARM 嵌入式 無(wú)線視頻監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：martinyyyl
雖然印制電路板（PCB）布線在高速電路中具有關(guān)鍵的作用，但它往往是電路設(shè)計(jì)過(guò)程的最后幾個(gè)步驟之一。高速 PCB 布線有很多方面的問(wèn)題，關(guān)于這個(gè)題目已有人撰寫了大量的文獻(xiàn)。本文主要從實(shí)踐的角度來(lái)探討高速電路的布線問(wèn)題。主要目的在于幫助新用戶當(dāng)設(shè)計(jì)高速電路 PCB 布線時(shí)對(duì)需要考慮的多種不同問(wèn)題引起注意。另一個(gè)目的是為已經(jīng)有一段時(shí)間沒(méi)接觸PCB 布線的客戶提供一種復(fù)習(xí)資料。由于版面有限，本文不可能詳細(xì)地論述所有的問(wèn)題，但是我們將討論對(duì)提高電路性能、縮短設(shè)計(jì)時(shí)間、節(jié)省修改時(shí)間具有最大成效的關(guān)鍵部分。
標(biāo)簽： ADI PCB 高速運(yùn)放 布線
上傳時(shí)間： 2013-04-24
上傳用戶：DanXu
隨著糾錯(cuò)編碼理論研究的不斷深入，糾錯(cuò)碼的實(shí)際應(yīng)用越來(lái)越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長(zhǎng)度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問(wèn)題。 首先介紹了IEEE 802.11無(wú)線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法，接著通過(guò)對(duì)(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時(shí)鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號(hào)EP1C6Q240C8)器件上進(jìn)測(cè)試，并對(duì)測(cè)試結(jié)果作了簡(jiǎn)單分析。
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
高速數(shù)字電路設(shè)計(jì)教材 華為黑魔手冊(cè)翻譯
標(biāo)簽： 高速數(shù)字電路 設(shè)計(jì)教材 華為
上傳時(shí)間： 2013-07-20
上傳用戶：ZHWKLIU
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴(kuò)展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來(lái)的危害，國(guó)內(nèi)外已經(jīng)開始了對(duì)PMD補(bǔ)償?shù)难芯俊５悄壳暗难a(bǔ)償系統(tǒng)復(fù)雜、成本高且補(bǔ)償效果不理想，因此采用前向糾錯(cuò)(FEC)和偏振擾偏器配合抑制PMD的方法，可以實(shí)現(xiàn)低成本的PMD補(bǔ)償。 在實(shí)驗(yàn)中將擾偏器連入光時(shí)分復(fù)用系統(tǒng)，通過(guò)觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對(duì)擾偏器速率的要求也隨之提高，目前市場(chǎng)上擾偏器的速率無(wú)法滿足160Gb/s光傳輸系統(tǒng)要求。通過(guò)對(duì)偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動(dòng)偏振控制器的方法來(lái)實(shí)現(xiàn)高速擾偏器的設(shè)計(jì)。擾偏器采用鈮酸鋰偏振控制器，其響應(yīng)時(shí)間小于100ns，是目前偏振控制器能夠達(dá)到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時(shí)，這個(gè)速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補(bǔ)鈮酸鋰偏振控制器速率低的問(wèn)題。通過(guò)對(duì)幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機(jī)數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實(shí)現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢(shì)。另外對(duì)數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設(shè)計(jì)。在QuartusⅡ集成環(huán)境中進(jìn)行FPGA的開發(fā)，使用VHDL語(yǔ)言和原理圖輸入法進(jìn)行電路設(shè)計(jì)。 本文設(shè)計(jì)的偏振擾偏器在高速控制電路的驅(qū)動(dòng)下，可以實(shí)現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應(yīng)用于160Gb/s光通信系統(tǒng)中進(jìn)行PMD補(bǔ)償。
上傳時(shí)間： 2013-04-24
上傳用戶：suxuan110425
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="ewiuu"></strike>