欧美一区二区三区免费观看 ,欧美精品乱码久久久久久按摩,欧美日韩国产一级片

高速網(wǎng)(wǎng)絡(luò)

一種新型高速電磁閥驅動電路

一種新型高速電磁閥驅動電路

標簽： 高速電磁閥驅動電路

上傳時間： 2013-10-30

上傳用戶：zoudejile
華為《高速數(shù)字電路設計教材》

華為《高速數(shù)字電路設計教材》

標簽： 華為高速數(shù)字電路設計教材

上傳時間： 2014-12-23

上傳用戶：frank1234
ADI處理器實用叢書-高速設計技術

本書內容包括三大部分：第1 部分從運算放大器的基本概念和理論出發(fā)，重點介紹了運算放大器的原理與設計，以及在各種電子系統(tǒng)中的應用，包括視頻應用、RF/IF 子系統(tǒng)(乘法器、調制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應用、高速DAC 及其應用、以及DDS 系統(tǒng)與接收機子系統(tǒng)等;第3 部分介紹了有關高速硬件設計技術，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設計考慮等。　　書中內容既有完整的理論分析，又有具體的實際應用電路，還包括許多應用技巧。特別適合電子電路與系統(tǒng)設計工程師、高等院校相關專業(yè)師生閱讀。

標簽： ADI 處理器高速設計

上傳時間： 2013-11-16

上傳用戶：qitiand
帶有增益提高技術的高速CMOS運算放大器設計

設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現(xiàn)一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設計基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對電路進行Spectre仿真。仿真結果表明，在2.5 V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V/μs，達到0.1%的穩(wěn)定精度的建立時間只需4 ns，共模抑制比153 dB。

標簽： CMOS 增益提高運算放大器設計

上傳時間： 2014-12-23

上傳用戶：jiiszha
高速電路設計與實現(xiàn)

通常認為如果數(shù)字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量（比如說1/3），就稱為高速電路。

標簽： 高速電路

上傳時間： 2014-12-23

上傳用戶：baby25825
16位高速模數(shù)轉換模塊的設計及其動態(tài)性能測試

本文結合研究所科研項目需要，基于16 位高速ADC 芯片LTC2204，設計了一種滿足課題要求的高速度高性能的16 位模數(shù)轉換板卡方案。該方案中的輸入電路和時鐘電路采用差分結構，輸出電路采用鎖存器隔離結構，電源電路采用了較好的去耦措施，并且注重了板卡接地設計，使其具有抗噪聲干擾能力強、動態(tài)性能好、易實現(xiàn)的特點。

標簽： 模數(shù)轉換模塊動態(tài) 性能測試

上傳時間： 2013-11-10

上傳用戶：cc1
5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)

以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構成和設計要點，著重分析了采集系統(tǒng)的關鍵部分高速ADC（analog to digital，模數(shù)轉換器）的設計、系統(tǒng)采樣時鐘設計、模數(shù)混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數(shù)據(jù)傳輸和處理軟件設計。在實現(xiàn)了系統(tǒng)硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數(shù)據(jù)進行處理的結果，表明系統(tǒng)實現(xiàn)了數(shù)據(jù)的實時采集存儲功能。

標簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)

上傳時間： 2014-11-26

上傳用戶：黃蛋的蛋黃
新一代高速定位模塊QD75M詳解

電子發(fā)燒友網(wǎng)為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認識。

標簽： 75M QD 75 定位模塊

上傳時間： 2013-10-22

上傳用戶：stvnash
針對高速應用的電流回授運算放大器

訊號路徑設計講座(9)針對高速應用的電流回授運算放大器電流回授運算放大器架構已成為各類應用的主要解決方案。該放大器架構具有很多優(yōu)勢，并且?guī)缀蹩蓪嵤┯谌魏涡枰\算放大器的應用當中。電流回授放大器沒有基本的增益頻寬產品的局限，隨著訊號振幅的增加，而頻寬損耗依然很小就證明了這一點。由于大訊號具有極小的失真，所以在很高的頻率情況下這些放大器都具有極佳的線性度。電流回授放大器在很寬的增益范圍內的頻寬損耗很低，而電壓回授放大器的頻寬損耗卻隨著增益的增加而增加。準確地說就是電流回授放大器沒有增益頻寬產品的限制。當然，電流回授放大器也不是無限快的。變動率受制于晶體管本身的速度限制（而非內部偏置(壓)電流）。這可以在給定的偏壓電流下實現(xiàn)更大的變動率，而無需使用正回授和其它可能影響穩(wěn)定性的轉換增強技術。那么，我們如何來建立這樣一個奇妙的電路呢？電流回授運算放大器具有一個與差動對相對的輸入緩沖器。輸入緩沖器通常是一個射極追隨器或類似的器件。非反向輸入是高阻抗的，而緩沖器的輸出（即放大器的反向輸入）是低阻抗的。相反，電壓回授放大器的2個輸入均是高阻抗的。電流回授運算放大器輸出的是電壓，而且與透過稱為互阻抗Z(s)的復變函數(shù)流出或流入運算放大器的反向輸入端的電流有關。在直流電情況下，互阻抗很高（與電壓回授放大器類似），并且隨著頻率的增加而單極滾降。

標簽： 電流運算放大器

上傳時間： 2013-10-19

上傳用戶：黃蛋的蛋黃
運行典型高速ADC評估板設置

運行典型高速ADC評估板設置

標簽： ADC 運行典型評估板

上傳時間： 2013-10-22

上傳用戶：ly1994