2008-10-18日重慶移動成都地區(qū)筆試題 1 2008年10月16日北京移動在線測試題 5 yybear整理 重慶移動的資料 52 正德厚生，臻于至善 52 筆試規(guī)則 52 面試規(guī)則 52 招聘方向及崗位： 55 招聘地點(diǎn)及數(shù)量（309人，去年360人） 55 職業(yè)發(fā)展 56 中國移動通信集團(tuán)公司 （China Mobile Communications Corporation CMCC ） 58 中國移動通信集團(tuán)重慶有限公司（簡稱“中國移動重慶公司”） 69 中國移動筆試題集 71 應(yīng)聘指南 75 百度08-9-24成都電子科技大學(xué)筆試題 81 騰訊08-10-11聘（成都重慶地區(qū)）筆試題 85 中興-軟件研發(fā)2008-10-28成都筆試題 89 2012移動筆試題集
上傳時(shí)間： 2014-12-29
上傳用戶：x4587
2012年物聯(lián)網(wǎng)行業(yè)風(fēng)險(xiǎn)分析及發(fā)展趨勢預(yù)測
標(biāo)簽： 2012 物聯(lián)網(wǎng) 發(fā)展 風(fēng)險(xiǎn)分析
上傳時(shí)間： 2014-01-24
上傳用戶：wivai
周立功+我的25年嵌入式生涯（轉(zhuǎn)）
標(biāo)簽： 嵌入式
上傳時(shí)間： 2013-11-05
上傳用戶：zzbbqq99n
2013年3月計(jì)算機(jī)二級考試c語言試題及答案
標(biāo)簽： 2013 計(jì)算機(jī)二級 c語言 試題
上傳時(shí)間： 2013-10-26
上傳用戶：xiaozhiqban
STM32神舟I號從入門到精通2012年3月版
上傳時(shí)間： 2013-11-02
上傳用戶：ABC677339
嵌入式系統(tǒng)學(xué)習(xí),十年經(jīng)驗(yàn)教你如何學(xué)習(xí)嵌入式系統(tǒng).
標(biāo)簽： 經(jīng)驗(yàn) 學(xué)習(xí)嵌入式
上傳時(shí)間： 2013-11-24
上傳用戶：liuchee
電子發(fā)燒友為大家提供了2012年無線電第1期，歡迎廣大無線電愛好者下載學(xué)習(xí)
上傳時(shí)間： 2013-11-18
上傳用戶：lili123
作者：華清遠(yuǎn)見嵌入式學(xué)院。華清遠(yuǎn)見10年特獻(xiàn)《FPGA應(yīng)用開發(fā)入門與典型實(shí)例》
標(biāo)簽： FPGA 應(yīng)用開發(fā) 典型
上傳時(shí)間： 2013-12-25
上傳用戶：Avoid98
臺灣硬件工程師15年layout資料
上傳時(shí)間： 2013-11-18
上傳用戶：asasasas
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
