深圳華為技術(shù)有限公司的關(guān)于verilog hdl的入門教程，適合急需掌握這門語言者
標(biāo)簽： verilog hdl 華為技術(shù) 入門教程
上傳時(shí)間： 2016-01-11
上傳用戶：kelimu
關(guān)于學(xué)習(xí)verilog hdl的心得，低手，高手都值得一看
標(biāo)簽： verilog hdl
上傳時(shí)間： 2014-01-06
上傳用戶：wweqas
iic slave verilog HDL code
標(biāo)簽： verilog slave code iic
上傳時(shí)間： 2016-01-12
上傳用戶：變形金剛
用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
標(biāo)簽： Verilog HDL GF C程序
上傳時(shí)間： 2016-01-15
上傳用戶：王楚楚
用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序
上傳用戶：chenbhdt
用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
上傳時(shí)間： 2014-01-13
上傳用戶：gyq
采用verilog hdl 語言實(shí)現(xiàn)整形dct算法，設(shè)計(jì)合理，算法簡(jiǎn)單，是紅色邏輯開發(fā)板試驗(yàn)程序，值得一看。
標(biāo)簽： verilog hdl dct 語言
上傳時(shí)間： 2013-12-23
上傳用戶：aeiouetla
Verilog HDL Synthesis, A Practical Primer 學(xué)習(xí)Verilog HDL一本很不錯(cuò)的英文書，比較透徹
標(biāo)簽： Verilog HDL Synthesis Practical
上傳時(shí)間： 2016-01-19
上傳用戶：hongmo
verilog HDL 基礎(chǔ)實(shí)驗(yàn)源碼，比較實(shí)用
標(biāo)簽： verilog HDL 基礎(chǔ)實(shí)驗(yàn) 源碼
上傳用戶：lxm
verilog HDL 接口試驗(yàn)源代碼，比較實(shí)用。
標(biāo)簽： verilog HDL 接口 源代碼
上傳用戶：qiao8960
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
