相 關(guān) 資 源

• iic slave verilog hdl code免費(fèi)下載

  資源簡介：iic slave verilog hdl code

  標(biāo)簽： verilog slave code iic

  上傳時(shí)間： 2016-01-12

  上傳用戶：變形金剛

• I2C verilog HDL code including test environment免費(fèi)下載

  資源簡介：I2C verilog HDL code including test environment

  標(biāo)簽： environment including verilog code

  上傳時(shí)間： 2017-09-06

  上傳用戶：xlcky

• I2S verilog HDL code including test environment免費(fèi)下載

  資源簡介：I2S verilog HDL code including test environment

  標(biāo)簽： environment including verilog code

  上傳時(shí)間： 2013-12-24

  上傳用戶：冇尾飛鉈

• verilog HDL實(shí)現(xiàn)的I2C slave模擬免費(fèi)下載

  資源簡介：verilog HDL實(shí)現(xiàn)的I2C slave模擬

  標(biāo)簽： verilog slave HDL I2C

  上傳時(shí)間： 2014-11-17

  上傳用戶：ztj182002

• verilog HDL 編寫的CY7C68013 slave FIFO接口程序免費(fèi)下載

  資源簡介：verilog HDL 編寫的CY7C68013 slave FIFO接口程序，實(shí)際測試可用。可以直接跟上位機(jī)連接，傳輸數(shù)據(jù)。

  標(biāo)簽： verilog C68013 68013 slave

  上傳時(shí)間： 2016-10-13

  上傳用戶：ljmwh2000

• basic verilog hdl programming code免費(fèi)下載

  資源簡介：basic verilog hdl programming code

  標(biāo)簽： programming verilog basic code

  上傳時(shí)間： 2013-12-12

  上傳用戶：xz85592677

• 數(shù)字電路設(shè)計(jì)與verilog HDL免費(fèi)下載

  資源簡介：本書首先概述了數(shù)字集成電路發(fā)展的歷史與未來，指出了硬件描述語言 ( HDL) 在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了verilog HDL的語法要點(diǎn)。在此基礎(chǔ)上，本書以 verilog HDL為工具,介紹了幾種描述電路的方法與技巧， 列舉了幾個(gè)典型電路的描述實(shí)例， ...

  標(biāo)簽： 數(shù)字電路設(shè)計(jì) verilog hdl

  上傳時(shí)間： 2022-07-11

  上傳用戶：

• verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶：eeworm

• 精通verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡介：精通verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： verilog HDL IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶：eeworm

• verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar

  標(biāo)簽： verilog-HDL 18.0 210

  上傳時(shí)間： 2013-07-23

  上傳用戶：小宇NVO

• verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf

  標(biāo)簽： verilog-HDL 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶：vodssv

• 基于verilog HDL語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用verilog

  標(biāo)簽： verilog FPGA HDL 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請求

• verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶：cy_ewhat

• verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程verilog HDL

  標(biāo)簽： verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-07-20

  上傳用戶：FFAN

• 基于verilog HDL設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

  標(biāo)簽： verilog HDL 多功能 數(shù)字

  上傳時(shí)間： 2013-07-21

  上傳用戶：ve3344

• 視頻圖像采集verilog HDl源程序免費(fèi)下載

  資源簡介：：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

  標(biāo)簽： verilog HDl 視頻圖像 源程序

  上傳時(shí)間： 2013-04-24

  上傳用戶：koulian

• 《verilog HDL 硬件描述語言》免費(fèi)下載

  資源簡介：·詳細(xì)說明：正式出版物《verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication verilog HDL Hardware Description Language a book fine PDF electron version.目????? 錄譯者序前言第1章?? 簡介&n

  標(biāo)簽： nbsp verilog HDL 硬件描述語言

  上傳時(shí)間： 2013-07-02

  上傳用戶：6404552

• verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）免費(fèi)下載

  資源簡介：·本書從用戶的角度全面闡述了verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及...

  標(biāo)簽： verilog nbsp HDL 數(shù)字設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：gyq

• verilog HDL: A Guide to Digital Design and免費(fèi)下載

  資源簡介：·verilog?HDL:?A?Guide?to?Digital?Design?and??

  標(biāo)簽： nbsp verilog Digital Design

  上傳時(shí)間： 2013-04-24

  上傳用戶：誰偷了我的麥兜

• verilog HDL Synthesis, A Practical Primer免費(fèi)下載

  資源簡介：·verilog HDL Synthesis, A Practical Primer

  標(biāo)簽： nbsp Synthesis Practical verilog

  上傳時(shí)間： 2013-04-24

  上傳用戶：muhongqing

• 設(shè)計(jì)與驗(yàn)證verilog hdl免費(fèi)下載

  資源簡介：人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2013-05-30

  上傳用戶：鳳臨西北

• verilog HDL 入門教程免費(fèi)下載

  資源簡介：本文主要介紹了verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡單設(shè)計(jì)的verilog HDL建模。

  標(biāo)簽： verilog HDL 入門教程

  上傳時(shí)間： 2013-05-16

  上傳用戶：mosliu

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡介：基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： verilog FPGA HDL 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

  標(biāo)簽： verilog FPGA Hdl 如何使用

  上傳時(shí)間： 2013-08-18

  上傳用戶：qwe1234

• 用verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個(gè)用verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• verilog HDl代碼免費(fèi)下載

  資源簡介：verilog HDl代碼，學(xué)習(xí)一顆看一下

  標(biāo)簽： verilog HDl 代碼

  上傳時(shí)間： 2013-08-19

  上傳用戶：丶灬夏天

• 通過verilog HDL語言使用CPLD連接PS2鍵盤免費(fèi)下載

  資源簡介：通過verilog HDL語言使用CPLD連接PS2鍵盤.

  標(biāo)簽： verilog CPLD HDL PS2

  上傳時(shí)間： 2013-08-21

  上傳用戶：1583060504

• verilog HDL 編寫的PWM免費(fèi)下載

  資源簡介：verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

  標(biāo)簽： verilog HDL PWM 編寫

  上傳時(shí)間： 2013-08-30

  上傳用戶：aa54

• 基于verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： verilog FPGA HDL 語言

  上傳時(shí)間： 2013-09-01

  上傳用戶：1417818867