給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第十章
標(biāo)簽： verilog-hdl 家 電子書
上傳時(shí)間： 2013-12-14
上傳用戶：ggwz258
給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為十一章
上傳時(shí)間： 2014-01-17
上傳用戶：洛木卓
給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為 第十二章
上傳時(shí)間： 2013-12-17
上傳用戶：dragonhaixm
給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為 第十三章
上傳時(shí)間： 2016-05-29
上傳用戶：xz85592677
verilog hdl教程135例，很多例子很實(shí)用，可以直接實(shí)用或參考也可以。
標(biāo)簽： verilog hdl 135 教程
上傳時(shí)間： 2013-12-27
上傳用戶：15071087253
華為Verilog HDL 入門教程，下載后請解壓。
標(biāo)簽： Verilog HDL 華為 入門教程
上傳時(shí)間： 2016-06-04
上傳用戶：talenthn
(2003 prentice-hall)verilog hdl：a guide to digital design and synthesis(2nd edition).rar
標(biāo)簽： prentice-hall synthesis digital edition
上傳用戶：teddysha
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE verilog ATERA
上傳時(shí)間： 2013-12-25
上傳用戶：qilin
基于Verilog-HDL的轉(zhuǎn)子振動(dòng)噪聲電壓峰值檢測，值得學(xué)習(xí)啊，
標(biāo)簽： Verilog-HDL 轉(zhuǎn)子 振動(dòng)噪聲 峰值檢測
上傳時(shí)間： 2013-12-15
上傳用戶：Divine
verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子
上傳時(shí)間： 2013-12-21
上傳用戶：youmo81
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
