基本誤差 在相關國標、規程規定的參比條件下，輸出電流為50mA～120A裝置的最大允許誤差（含標準表）小于0.01％，輸出電流為1mA～50mA裝置的最大允許誤差（含標準表）小于0.015％。 可實現三只三相電能表的三相四線及三相三線的誤差測量；可測試無功電能基本誤差。 1.2.3.2 測量重復性 裝置的測量重復性用實驗標準差表征，在進行不少于10次的重復測量，其測量結果的標準偏差估計值s不超過0.001％。 1.2.3.3 輸出電量 1.2.3.3.1 電壓電流量程 輸出電壓范圍：3×（57.7V～380V）； 每檔電壓輸出瞬間及相位切換時不允許有尖峰。每檔電壓輸出上限達120%Un。 輸出電流范圍：3×（0.001A～100A）； 輸出電流范圍上限要求達到120A。每檔電流輸出瞬間及相位切換時不允許有尖峰。每檔電流輸出上限達120%In。 1.2.3.3.2 輸出負載容量 三表位：電壓輸出：每相≥150VA 電流輸出: 每相≥300VA 1.2.3.3.3 輸出電量調節 （1） 電壓、電流調節： 調節范圍：0%～120% 調節細度：優于0.005%。 （2） 相位調節： 調節范圍：0°～360° 調節細度：優于0.01°。 （3） 頻率調節： 調節范圍：45Hz～65Hz 調節細度：優于0.001Hz。 1.2.3.3.4 輸出功率穩定度：<0.005% / 3min . 穩定度按JJG597的5.2.3.13方法計算。 1.2.3.3.5 輸出電壓電流失真度 裝置輸出電壓電流失真度范圍：小于0.1%。 1.2.3.3.6起動電流：裝置具有起動電流調整、測量功能，能輸出0.5mA的起動電流。 起動電流的測量誤差≤ ?5%，起動功率的測量誤差 ≤ ?10%。 1.2.3.3.7三相電量對稱性 任一相（或線）電壓和相（或線）電壓平均值之差不大于±0.1%；各相電流與其平均值之差不大于±0.2%；任一相電壓與對應相電流間的相位角之差不大于0.5°；任一相電壓（電流）與另一相電壓（電流）間相位角與120°之差不大于0.5°。 1.2.3.4 多路隔離輸出的裝置各路輸出負載影響應符合JJG597—2005中 3.8條的規定。 1.2.3.5 確定同名端鈕間電位差應符合JJG597—2005中3.9條的規定。 1.2.3.6 多路輸出的一致性應符合JJG597—2005中3.7條的規定。 1.2.3.7 監視示值的誤差 監視儀表應有足夠的測量范圍，電壓示值誤差限為±0.2%，電流、功率示值誤差限為±0.2%，相位示值誤差限為±0.3°，頻率示值誤差限為±0.1%，啟動電流和啟動功率的監視示值誤差不超過5%（啟動電流為1mA時的監視示值誤差也不應超過5%）。各監視示值的分辨力應不超過其對應誤差限的1/5。 1.2.3.8 具有消除自激的功能。可自動消除開機或關機時產生的尖脈沖。 1.2.3.9 裝置的磁場 由裝置產生的在被檢表位置的磁感應強度不大于下列數值： I≤10A時，B≤0.0025mT； I=200A時，B≤0.05mT；10A到200A之間的磁感應強度極限值可按內插法求得。 1.2.3.10 電磁兼容性 （1）電磁騷擾的抗擾度 裝置的設計能保證在傳導和輻射的電磁騷擾以及靜電放電的影響下不損壞或不受實質性影響（如元器件損毀、控制系統死機、精度出現變化等影響正常檢定工作的現象），騷擾量為靜電放電、射頻電磁場。 （2）無線電干擾抑制 裝置不發生能干擾其他設備的傳導和輻射噪聲。 1.2.3.11 穩定性變差 （1）短期穩定性變差 裝置基本誤差合格的同時，在15min內的基本誤差最大變化值（連續測量7h），不大于裝置對應最大允許誤差的20％。 （2）檢定周期內變差 檢定周期內裝置基本誤差合格的同時，其最大變化值，不大于0.01％。 1.2.3.12 安全 裝置的絕緣強度試驗要求和與安全有關的結構要求符合GB 4793.1的規定。 1.2.3.13 脈沖輸出 同時檢測三路被檢脈沖：顯示當前誤差平均誤差和標準偏差；同時檢測的被檢脈沖的常數、工作方式和脈沖個數，可完全不同；誤差測量所需要的輸入參數的位數，應能覆蓋目前各種標準表和的檢測需要。對每一表位應有高頻、低頻脈沖信號的BNC接收端口，能接收≤600kHz的有/無源脈沖（5-30V脈沖幅值）。 1.2.3.14供電電源 供電電源在3×220V/380V?10?,50Hz?2Hz裝置正常工作。
上傳時間： 2021-06-15
上傳用戶：li091122
高通(Qualcomm)藍牙芯片QCC5144_硬件設計詳細指導書（官方內部培訓手冊）其內容是針對硬件設計、部分重要元器件選擇(ESD，Filter）及走線注意事項的詳細說明。2 Power management 2.1 SMPS 2.1.1 Components specification 2.1.2 Input power supply selection 92.1.3 Minimize SMPS EMI emissions 2.1.4 Internal LDOs and digital core decoupling 2.1.5 Powering external components 2.2 Charger 2.2.1 Charger connections.2.2.2 General charger operation2.2.3 Temperature measurement during charging 2.3 SYS_CTRL 3 Bluetooth radio3.1 RF PSU component choice 3.2 RF band-pass filter3.3 Layout (天線 走線的注意事項)4 Audio4.1 Audio bypass capacitors 4.2 Earphone speaker output4.3 Line/Mic input 4.4 Headphone output optimizition5 LED pads 5.1 LED driver 5.2 Digital/Button input 5.3 Analog input5.4 Disabled 6 Reset pin (Reset#)7 USB interfaces7.1 USB device port7.1.1 USB device port7.1.2 Layout notes 7.1.3 USB charger detectionA QCC5144 VFBGA example schematic and BOM B Recommended SMPS components specificationB.1 Inductor specifition B.2 Recommended inductors B.3 SMPS capacitor specifition
上傳時間： 2022-04-07
上傳用戶：默默
|- 9.配套數據手冊 - 0 B|- 8.面包板接線軟件 - 0 B|- 7.物聯網實驗 - 0 B|- 6.圖形化編程 - 0 B|- 5.實驗接線圖 - 0 B|- 4.視頻教程 - 0 B|- 3.案例程序 - 0 B|- 2.開發環境 - 0 B|- 10.輔助軟件 - 0 B|- 1.學前先看 - 0 B|- CLB.ico - 17.00 kB|- Autorun.inf - 23 B
上傳時間： 2022-06-06
上傳用戶：
AR0231AT7C00XUEA0-DRBR（RGB濾光）安森美半導體推出采用突破性減少LED閃爍 (LFM)技術的新的230萬像素CMOS圖像傳感器樣品AR0231AT，為汽車先進駕駛輔助系統(ADAS)應用確立了一個新基準。新器件能捕獲1080p高動態范圍(HDR)視頻，還具備支持汽車安全完整性等級B(ASIL B)的特性。LFM技術(專利申請中)消除交通信號燈和汽車LED照明的高頻LED閃爍，令交通信號閱讀算法能于所有光照條件下工作。AR0231AT具有1/2.7英寸(6.82 mm)光學格式和1928(水平) x 1208(垂直)有源像素陣列。它采用最新的3.0微米背照式(BSI)像素及安森美半導體的DR-Pix?技術，提供雙轉換增益以在所有光照條件下提升性能。它以線性、HDR或LFM模式捕獲圖像，并提供模式間的幀到幀情境切換。 AR0231AT提供達4重曝光的HDR，以出色的噪聲性能捕獲超過120dB的動態范圍。AR0231AT能同步支持多個攝相機，以易于在汽車應用中實現多個傳感器節點，和通過一個簡單的雙線串行接口實現用戶可編程性。它還有多個數據接口，包括MIPI(移動產業處理器接口)、并行和HiSPi(高速串行像素接口)。其它關鍵特性還包括可選自動化或用戶控制的黑電平控制，支持擴頻時鐘輸入和提供多色濾波陣列選擇。封裝和現狀：AR0231AT采用11 mm x 10 mm iBGA-121封裝，現提供工程樣品。工作溫度范圍為-40℃至105℃(環境溫度)，將完全通過AEC-Q100認證。
標簽： 圖像傳感器
上傳時間： 2022-06-27
上傳用戶：XuVshu
Altium Designer2019是一款高效專業的實用型PCB電路板設計輔助工具，AD 19功能強勁，完美地將原理圖、ecad庫、供應鏈管理以及PCB設計等方面相結合，Altium Designer2019中文版便捷好用，可以讓用戶完全掌控設計過程，在同一環境中創建組件，配置各種輸出文件。Altium Designer2019功能介紹 1、允許網格延伸超出董事會輪廓。 2、一個經典的明亮主題。(非18.1那個) 3、ActiveBOM新增很多功能和重大改進。 4、增加在裝配圖中查看PCB圖層的能力(繪圖員)。 5、將3D視圖添加到Draftsman(繪圖員)。 6、在“Place Fab View”中提供多個可選圖層(繪圖員)。 7、從中點到中點的3D測量。 8、阻抗驅動差分對規則。 9、用戶生成的FPGA引**換(.nex)文件。 10、不對稱帶狀線阻抗計算。 11、改進層堆棧管理器。 12、能夠使用多邊形進行阻抗計算以及平面。 13、Pin Mapper功能增強。 14、auto place tool(這個不是太確定) 15、改善連接軌道的拖動組件(45度 任意角度 90度跟隨) 17、PcbLib編輯器中可以給封裝放置標注尺寸(機械層)，可以導入到PCB中。 18、多板設計里面添加支持FPC(軟板)的功能。
上傳時間： 2022-07-22
上傳用戶：canderile
keil 使用筆記:在Memory窗口上輸入address_type:address才能看到正確地址的變量debug～perfermance analyzer加入要察看的模塊名稱，然后view～perfermance analyzer window 可以察看各個模塊運行時間①Display address_type:address B:Bit address C:Code Memory Bx:Code Bank D D：80H 命令可以查看特殊寄存器 data D I：0 命令可以查看內部RAM數據iData； D X：0 命令可以查看外部RAM數據xData； ②R1 //顯示R1 register ~R1 //顯示變量R1 R1 = R7 //對寄存器Rx操作R1 = --R7 R1 = 0x20 ③main //顯示main()的開始地址d main //顯示main()的代碼④向RAM.ROM中寫數據Enter data_type address_type:address expr,expr.... data_type:int char double float long E char data:0x20 1,2,3,4 //向data區0x20開始的地址寫1,2,3,4 變量放在RAM的30H，要把定義放在main前面!另外特別注意，內部RAM通常供C程序存放中間變量等，所以一定要看看編譯后的程序中是否存在存儲單元沖突的情況，比如如果程序中 使用了別的寄存器組的話，08-1FH單元就不能用了unsigned long data i _at_ 0x30
上傳時間： 2013-11-05
上傳用戶：dongqiangqiang
All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low and high levels, even if anundefined voltage level (between TTL-VIL and TTL-VIH) is externally applied to the pin.The hysteresis of these inputs, however, is very small, and can not be properly used in anapplication to suppress signal noise, and to shape slow rising/falling input transitions.Thus, it must be taken care that rising/falling input signals pass the undefined area of theTTL-specification between VIL and VIH with a sufficient rise/fall time, as generally usualand specified for TTL components (e.g. 74LS series: gates 1V/us, clock inputs 20V/us).The effect of the implemented Schmitt-Trigger is that even if the input signal remains inthe undefined area, well defined low/high levels are generated internally. Note that allinput signals are evaluated at specific sample points (depending on the input and theperipheral function connected to it), at that signal transitions are detected if twoconsecutive samples show different levels. Thus, only the current level of an input signalat these sample points is relevant, that means, the necessary rise/fall times of the inputsignal is only dependant on the sample rate, that is the distance in time between twoconsecutive evaluation time points. If an input signal, for instance, is sampled throughsoftware every 10us, it is irrelevant, which input level would be seen between thesamples. Thus, it would be allowable for the signal to take 10us to pass through theundefined area. Due to the sample rate of 10us, it is assured that only one sample canoccur while the signal is within the undefined area, and no incorrect transition will bedetected. For inputs which are connected to a peripheral function, e.g. capture inputs, thesample rate is determined by the clock cycle of the peripheral unit. In the case of theCAPCOM unit this means a sample rate of 400ns @ 20MHz CPU clock. This requiresinput signals to pass through the undefined area within these 400ns in order to avoidmultiple capture events.For input signals, which do not provide the required rise/fall times, external circuitry mustbe used to shape the signal transitions.In the attached diagram, the effect of the sample rate is shown. The numbers 1 to 5 in thediagram represent possible sample points. Waveform a) shows the result if the inputsignal transition time through the undefined TTL-level area is less than the time distancebetween the sample points (sampling at 1, 2, 3, and 4). Waveform b) can be the result ifthe sampling is performed more than once within the undefined area (sampling at 1, 2, 5,3, and 4).Sample points:1. Evaluation of the signal clearly results in a low level2. Either a low or a high level can be sampled here. If low is sampled, no transition willbe detected. If the sample results in a high level, a transition is detected, and anappropriate action (e.g. capture) might take place.3. Evaluation here clearly results in a high level. If the previous sample 2) had alreadydetected a high, there is no change. If the previous sample 2) showed a low, atransition from low to high is detected now.
上傳時間： 2013-10-23
上傳用戶：copu
實時操作系統，Kernel部分完成于2006年上半年，其IPC部分甚至是年中時才具備相 應的雛形。最開始時是因為要為朋友做一個小型的手持設備，而本人起初又是另一國內老牌 實時操作系統：DOOLOO RTOS開發人員，但這個團隊在2005年底已經解散。但朋友的系統要 上，用其他小型系統嗎，一不熟悉，二看不上。答應朋友的事，總得有解決方法吧，即使是原來 的DOOLOO RTOS，因為其仿VxWorks結構，導致它的核心太大，包括太多不必要的東西（一套 完整的libc庫），這些方案都否決了。怎么辦？當時朋友那邊也不算太急，先自己寫一套內核吧。 這個就是源頭?。ê髞黼m然朋友的項目夭折了，但這套OS則保留下來了，并開源了，萬幸） 1 序 3 1.1 RT-Thread誕生 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.2 艱難的發展期 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.3 一年增加0.0.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.4 Cortex-M3的變革 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.5 面向對象設計方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.6 文檔結構 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2 實時系統 7 2.1 嵌入式系統 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.2 實時系統 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3 軟實時與硬實時 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 3 快速入門 11 3.1 準備環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 3.2 初識RT-Thread . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 3.3 系統啟動代碼 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 3.4 用戶入口代碼 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3.5 跑馬燈的例子 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.6 生產者消費者問題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 4 RT-Thread簡介 25 4.1 實時內核 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 4.2 虛擬文件系統 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.3 輕型IP協議棧 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.4 shell系統 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.5 圖形用戶界面 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.6 支持的平臺 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 5 內核對象模型 29 5.1 C語言的對象化模型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 5.2 內核對象模型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 6 線程調度與管理 39 6.1 實時系統的需求 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
上傳時間： 2013-10-14
上傳用戶：1234321@q
PCB LAYOUT技術大全---初學者必看！ PROTEL相關疑問 1.原理圖常見錯誤： （1）ERC報告管腳沒有接入信號： a. 創建封裝時給管腳定義了I/O屬性; b.創建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創建元件時pin方向反向,必須非pin name端連線。 （2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。 （3）創建的工程文件網絡表只能部分調入pcb：生成netlist時沒有選擇為global。 （4）當使用自己創建的多部分組成的元件時,千萬不要使用annotate. 2.PCB中常見錯誤： （1）網絡載入時報告NODE沒有找到： a. 原理圖中的元件使用了pcb庫中沒有的封裝; b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3。
上傳時間： 2013-10-20
上傳用戶：kbnswdifs
Cantor 表問題： 問題描述： 把分子和分母均小于108 的分數按下面的辦法排成一個數表。 1/1 1/2 1/3 1/4 1/5 ... 2/1 2/2 2/3 2/4 2/5 ... 3/1 3/2 3/3 3/4 3/5 ... 4/1 4/2 4/3 4/4 4/5 ... 5/1 5/2 5/3 5/4 5/5 ... ... ... 我們以Z 方形方法給上表的每項編號。第一項是1/1，第二項是1/2， 然后是2/1，3/1，2/2，1/3，1/4，2/3，3/2，4/1，5/1，4/2，...... 要求:對于給定的輸入的編號N(0<N<10000)，能夠輸出其中的第N 項。 如： 輸入N = 7； 輸出1/4。
上傳時間： 2015-02-14
上傳用戶：hasan2015
