基于FPGA的10M/100M以太網控制器的設計
介紹了一種10M/ 100M 以太網控制器的實現方法,該控制器以FIFO 作為幀緩存,通過程序設計實現10M/ 100M 自適應,設計中采用WS 接口,提高了設計的靈活行,可以實現與其他SOC 的互連[1 ] ,該設計采用VerilogHDL 硬件描述語言編程,基于ISE 開發環境,在Xilinx ...
介紹了一種10M/ 100M 以太網控制器的實現方法,該控制器以FIFO 作為幀緩存,通過程序設計實現10M/ 100M 自適應,設計中采用WS 接口,提高了設計的靈活行,可以實現與其他SOC 的互連[1 ] ,該設計采用VerilogHDL 硬件描述語言編程,基于ISE 開發環境,在Xilinx ...
NET-DL 套件由日立SH7750處理 器、32M SDRAM 以及8M 的FLASH為用戶的軟件研發提供了足夠的空間。板上提供非常 豐富的外設接口:一個10M/100M 自適應快速以太網接口、兩個RS-232 串口、一個JTAG調 試口以及若干個基于PIO的指示燈。系統具有體積小、耗電低、處理能...
RTL8019-10M網卡技術手冊,注冊后可下載...
采用4046實現的10m以下信號的鎖相環 電路圖。...
RTL8100 10M-100M自適應以太網芯片...