<li id="emc44"></li> 2.5MM間距排針有180度和90度形狀,針長(zhǎng)可以按要求做,
標(biāo)簽： 2.5 MM間距排針 2.5間距排針 2.5MM公針 2.5MM針座 2.5排針
上傳時(shí)間： 2016-04-30
上傳用戶：騰菲爾科技
2.54mm單排針,單排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm雙排針,雙排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm單/雙排弱,90度,H=1.5/2.0/2.5mm 2.54mm單/雙排針,SMT,H=1.5/2.0/2.5mm 2.54mm單排雙塑,雙排雙塑,SMT,H=1.5/2.0/2.5mm 2.54mm三排針,90/180度,H=2.5mm 2.54mm單/雙排針,打K,H=1.5/2.0/2.5mm 2.54mm雙排針,90/180度,H=4.3mm 2.54mm雙排針,90/180度,H=7.4mm 2.54mm雙排針,雙塑,90度,塑寬=9.7mm,H=2.54mm 2.00mm排針系列： 2.00mm單排
標(biāo)簽： 板對(duì)板連接器 排針排母連接器 排針連接器 排母連接器 SMT排針 雙塑SMT排針 雙塑SMD排針 雙塑貼片排針
上傳時(shí)間： 2016-08-03
上傳用戶：sztfjm
之前用到DB15封裝尺寸，兩排的封裝居然找不到，要不找到的也是明顯的有錯(cuò)誤。最后找供應(yīng)商要了一份，給大家共享一下。文檔里面包含DB15兩排針腳和三排針腳的兩種封裝尺寸數(shù)據(jù)，分為公頭和母頭，制作封裝的時(shí)候注意區(qū)分。
標(biāo)簽： 封裝
上傳時(shí)間： 2022-06-29
上傳用戶：kingwide
2.54加高簡(jiǎn)牛可分為180度直插和SMT加高加塑簡(jiǎn)易牛角
標(biāo)簽： 加高簡(jiǎn)牛圖紙 2.54簡(jiǎn)牛圖紙 2.54加塑簡(jiǎn)牛 2.54lBOX圖紙 2.54簡(jiǎn)易牛角圖紙 2.54簡(jiǎn)易牛角規(guī)格書 2.54加高簡(jiǎn)牛
上傳時(shí)間： 2016-01-09
上傳用戶：1234lucy
本文以電機(jī)控制DSPTMS320LF2407為核心，結(jié)合相關(guān)外圍電路，運(yùn)用新型SVPWM控制方法，設(shè)計(jì)電梯專用變頻器。為了達(dá)到電梯專用變頻器大轉(zhuǎn)矩、高性能的要求，在硬件上提高系統(tǒng)的實(shí)時(shí)性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負(fù)面影響，另外單神經(jīng)元PID控制器應(yīng)用于速度環(huán)，對(duì)速度的調(diào)節(jié)作用有明顯改善。通過軟硬件結(jié)合的方式，改善電機(jī)輸出轉(zhuǎn)矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實(shí)現(xiàn)。并設(shè)計(jì)有起動(dòng)時(shí)防止沖擊電流的保護(hù)電路，以及防止過壓、欠壓的保護(hù)電路。其中，對(duì)逆變模塊IPM的驅(qū)動(dòng)控制是控制電路的核心，也是系統(tǒng)實(shí)現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅(qū)動(dòng)隔離控制電路、轉(zhuǎn)速位置檢測(cè)電路、電流檢測(cè)電路、電源電路、顯示電路和鍵盤電路組成。對(duì)IPM驅(qū)動(dòng)、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關(guān)鍵部分。另外，本課題擬定的被控對(duì)象是永磁同步電動(dòng)機(jī)(PMSM)，要對(duì)系統(tǒng)實(shí)現(xiàn)SVPWM控制，依賴于轉(zhuǎn)子位置的準(zhǔn)確、實(shí)時(shí)檢測(cè)，只有這樣，才能實(shí)現(xiàn)正確的矢量變換，準(zhǔn)確的輸出PWM脈沖，使合成矢量的方向與磁場(chǎng)方向保持實(shí)時(shí)的垂直，達(dá)到良好的控制性能，因此，轉(zhuǎn)子位置檢測(cè)是提高變頻器性能的一個(gè)重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時(shí)間對(duì)SVPWM控制的負(fù)面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導(dǎo)通型和120度導(dǎo)通型結(jié)合起來，從而達(dá)到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調(diào)節(jié)環(huán)節(jié)，采用單神經(jīng)元PID控制器，通過反復(fù)的仿真證明，在調(diào)速比不是很大的情況下，其對(duì)速度環(huán)的調(diào)節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實(shí)驗(yàn)證明，系統(tǒng)基本上達(dá)到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時(shí)間： 2013-05-21
上傳用戶：trepb001
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬(wàn)等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)問題主要使用時(shí)鐘延時(shí)補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時(shí)鐘延時(shí)，減小時(shí)鐘偏差，本文設(shè)計(jì)了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時(shí)鐘延遲測(cè)量電路，和延時(shí)補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時(shí)鐘延時(shí)補(bǔ)償。在輸入時(shí)鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時(shí)鐘的同步，鎖定時(shí)間較短，噪聲不會(huì)積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計(jì)出的時(shí)鐘延時(shí)補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動(dòng)時(shí)間為35ps，鎖定時(shí)間為13個(gè)輸入時(shí)鐘周期。另外，完成了時(shí)鐘相移電路的設(shè)計(jì)，實(shí)現(xiàn)可編程相移，為用戶提供與輸入時(shí)鐘同頻的相位差為90度，180度，270度的相移時(shí)鐘；時(shí)鐘占空比調(diào)節(jié)電路的設(shè)計(jì)，實(shí)現(xiàn)可編程占空比，可以提供占空比為50/50的時(shí)鐘信號(hào)；時(shí)鐘分頻電路的設(shè)計(jì)，實(shí)現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時(shí)鐘。
標(biāo)簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
阻抗匹配 阻抗匹配（Impedance matching）是微波電子學(xué)里的一部分，主要用于傳輸線上，來達(dá)至所有高頻的微波信號(hào)皆能傳至負(fù)載點(diǎn)的目的，不會(huì)有信號(hào)反射回來源點(diǎn)，從而提升能源效益。 大體上，阻抗匹配有兩種，一種是透過改變阻抗力（lumped-circuit matching），另一種則是調(diào)整傳輸線的波長(zhǎng)（transmission line matching）。 要匹配一組線路，首先把負(fù)載點(diǎn)的阻抗值，除以傳輸線的特性阻抗值來歸一化，然后把數(shù)值劃在史密夫圖表上。 把電容或電感與負(fù)載串聯(lián)起來，即可增加或減少負(fù)載的阻抗值，在圖表上的點(diǎn)會(huì)沿著代表實(shí)數(shù)電阻的圓圈走動(dòng)。如果把電容或電感接地，首先圖表上的點(diǎn)會(huì)以圖中心旋轉(zhuǎn)180度，然后才沿電阻圈走動(dòng)，再沿中心旋轉(zhuǎn)180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變?yōu)榱阃瓿善ヅ洹！ ∮韶?fù)載點(diǎn)至來源點(diǎn)加長(zhǎng)傳輸線，在圖表上的圓點(diǎn)會(huì)沿著圖中心以逆時(shí)針方向走動(dòng)，直至走到電阻值為1的圓圈上，即可加電容或電感把阻抗力調(diào)整為零，完成匹配.........
標(biāo)簽： 阻抗匹配
上傳時(shí)間： 2013-11-13
上傳用戶：ddddddos
模塊電源的電氣性能是通過一系列測(cè)試來呈現(xiàn)的，下列為一般的功能性測(cè)試項(xiàng)目，詳細(xì)說明如下： 電源調(diào)整率(Line Regulation) 負(fù)載調(diào)整率(Load Regulation) 綜合調(diào)整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動(dòng)態(tài)負(fù)載或暫態(tài)負(fù)載(Dynamic or Transient Response) 起動(dòng)(Set-Up)及保持(Hold-Up)時(shí)間 常規(guī)功能(Functions)測(cè)試 1. 電源調(diào)整率 電源調(diào)整率的定義為電源供應(yīng)器于輸入電壓變化時(shí)提供其穩(wěn)定輸出電壓的能力。測(cè)試步驟如下：于待測(cè)電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機(jī)穩(wěn)定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測(cè)量并記錄其輸出電壓值。 電源調(diào)整率通常以一正常之固定負(fù)載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負(fù)載調(diào)整率 負(fù)載調(diào)整率的定義為開關(guān)電源于輸出負(fù)載電流變化時(shí)，提供其穩(wěn)定輸出電壓的能力。測(cè)試步驟如下：于待測(cè)電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機(jī)穩(wěn)定后，測(cè)量正常負(fù)載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負(fù)載下，測(cè)量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負(fù)載調(diào)整率通常以正常之固定輸入電壓下，由負(fù)載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調(diào)整率 綜合調(diào)整率的定義為電源供應(yīng)器于輸入電壓與輸出負(fù)載電流變化時(shí)，提供其穩(wěn)定輸出電壓的能力。這是電源調(diào)整率與負(fù)載調(diào)整率的綜合，此項(xiàng)測(cè)試系為上述電源調(diào)整率與負(fù)載調(diào)整率的綜合，可提供對(duì)電源供應(yīng)器于改變輸入電壓與負(fù)載狀況下更正確的性能驗(yàn)證。 綜合調(diào)整率用下列方式表示：于輸入電壓與輸出負(fù)載電流變化下，其輸出電壓之偏差量須于規(guī)定之上下限電壓范圍內(nèi)(即輸出電壓之上下限絕對(duì)值以內(nèi))或某一百分比界限內(nèi)。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負(fù)載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機(jī)性偏差量的電壓值。輸出雜訊是表示在經(jīng)過穩(wěn)壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號(hào)、高于20 KHz之高頻切換信號(hào)及其諧波，再與其它之隨機(jī)性信號(hào)所組成))，通常以mVp-p峰對(duì)峰值電壓為單位來表示。 一般的開關(guān)電源的規(guī)格均以輸出直流輸出電壓的1%以內(nèi)為輸出雜訊之規(guī)格，其頻寬為20Hz到20MHz。電源實(shí)際工作時(shí)最惡劣的狀況(如輸出負(fù)載電流最大、輸入電源電壓最低等)，若電源供應(yīng)器在惡劣環(huán)境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時(shí)電壓，仍能夠維持穩(wěn)定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會(huì)導(dǎo)致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動(dòng)作，進(jìn)一步造成死機(jī)現(xiàn)象。 同時(shí)測(cè)量電路必須有良好的隔離處理及阻抗匹配，為避免導(dǎo)線上產(chǎn)生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點(diǎn)上，并使用差動(dòng)式量測(cè)方法(可避免地回路之雜訊電流)，來獲得正確的測(cè)量結(jié)果。 5. 輸入功率與效率 電源供應(yīng)器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對(duì)一周期內(nèi)其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應(yīng)器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應(yīng)器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對(duì)電源供應(yīng)器正確工作的驗(yàn)證，若效率超過規(guī)定范圍，即表示設(shè)計(jì)或零件材料上有問題，效率太低時(shí)會(huì)導(dǎo)致散熱增加而影響其使用壽命。 6. 動(dòng)態(tài)負(fù)載或暫態(tài)負(fù)載 一個(gè)定電壓輸出的電源，于設(shè)計(jì)中具備反饋控制回路，能夠?qū)⑵漭敵鲭妷哼B續(xù)不斷地維持穩(wěn)定的輸出電壓。由于實(shí)際上反饋控制回路有一定的頻寬，因此限制了電源供應(yīng)器對(duì)負(fù)載電流變化時(shí)的反應(yīng)。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時(shí)，超過180度，則電源供應(yīng)器之輸出便會(huì)呈現(xiàn)不穩(wěn)定、失控或振蕩之現(xiàn)象。實(shí)際上，電源供應(yīng)器工作時(shí)的負(fù)載電流也是動(dòng)態(tài)變化的，而不是始終維持不變(例如硬盤、軟驅(qū)、CPU或RAM動(dòng)作等)，因此動(dòng)態(tài)負(fù)載測(cè)試對(duì)電源供應(yīng)器而言是極為重要的。可編程序電子負(fù)載可用來模擬電源供應(yīng)器實(shí)際工作時(shí)最惡劣的負(fù)載情況，如負(fù)載電流迅速上升、下降之斜率、周期等，若電源供應(yīng)器在惡劣負(fù)載狀況下，仍能夠維持穩(wěn)定的輸出電壓不產(chǎn)生過高激(Overshoot)或過低(Undershoot)情形，否則會(huì)導(dǎo)致電源之輸出電壓超過負(fù)載組件(如TTL電路其輸出瞬時(shí)電壓應(yīng)介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動(dòng)作)之承受電源電壓而誤動(dòng)作，進(jìn)一步造成死機(jī)現(xiàn)象。 7. 啟動(dòng)時(shí)間與保持時(shí)間 啟動(dòng)時(shí)間為電源供應(yīng)器從輸入接上電源起到其輸出電壓上升到穩(wěn)壓范圍內(nèi)為止的時(shí)間，以一輸出為5V的電源供應(yīng)器為例，啟動(dòng)時(shí)間為從電源開機(jī)起到輸出電壓達(dá)到4.75V為止的時(shí)間。 保持時(shí)間為電源供應(yīng)器從輸入切斷電源起到其輸出電壓下降到穩(wěn)壓范圍外為止的時(shí)間，以一輸出為5V的電源供應(yīng)器為例，保持時(shí)間為從關(guān)機(jī)起到輸出電壓低于4.75V為止的時(shí)間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護(hù)功能的前提下，還需要進(jìn)行保護(hù)功能測(cè)試，如過電壓保護(hù)(OVP)測(cè)試、短路保護(hù)測(cè)試、過功保護(hù)等
標(biāo)簽： 模塊電源 參數(shù) 指標(biāo) 測(cè)試方法
上傳時(shí)間： 2013-10-22
上傳用戶：zouxinwang
關(guān)于PCB封裝的資料收集整理. 大的來說,元件有插裝和貼裝.零件封裝是指實(shí)際零件焊接到電路板時(shí)所指示的外觀和焊點(diǎn)的位置。是純粹的空間概念.因此不同的元件可共用同一零件封裝，同種元件也可有不同的零件封裝。像電阻，有傳統(tǒng)的針插式，這種元件體積較大，電路板必須鉆孔才能安置元件，完成鉆孔后，插入元件，再過錫爐或噴錫（也可手焊），成本較高，較新的設(shè)計(jì)都是采用體積小的表面貼片式元件（SMD）這種元件不必鉆孔，用鋼膜將半熔狀錫膏倒入電路板，再把SMD 元件放上，即可焊接在電路板上了。晶體管是我們常用的的元件之一，在DEVICE。LIB庫(kù)中，簡(jiǎn)簡(jiǎn)單單的只有NPN與PNP之分，但實(shí)際上，如果它是NPN的2N3055那它有可能是鐵殼子的TO—3，如果它是NPN的2N3054，則有可能是鐵殼的TO-66或TO-5，而學(xué)用的CS9013，有TO-92A，TO-92B，還有TO-5，TO-46，TO-52等等，千變?nèi)f化。還有一個(gè)就是電阻，在DEVICE 庫(kù)中，它也是簡(jiǎn)單地把它們稱為RES1 和RES2，不管它是100Ω 還是470KΩ都一樣，對(duì)電路板而言，它與歐姆數(shù)根本不相關(guān)，完全是按該電阻的功率數(shù)來決定的我們選用的1/4W 和甚至1/2W 的電阻，都可以用AXIAL0.3 元件封裝，而功率數(shù)大一點(diǎn)的話，可用AXIAL0.4,AXIAL0.5等等。現(xiàn)將常用的元件封裝整理如下：電阻類及無極性雙端元件：AXIAL0.3-AXIAL1.0無極性電容：RAD0.1-RAD0.4有極性電容：RB.2/.4-RB.5/1.0二極管：DIODE0.4及DIODE0.7石英晶體振蕩器：XTAL1晶體管、FET、UJT：TO-xxx(TO-3,TO-5)可變電阻（POT1、POT2）：VR1-VR5這些常用的元件封裝，大家最好能把它背下來，這些元件封裝，大家可以把它拆分成兩部分來記如電阻AXIAL0.3 可拆成AXIAL 和0.3，AXIAL 翻譯成中文就是軸狀的，0.3 則是該電阻在印刷電路板上的焊盤間的距離也就是300mil（因?yàn)樵陔姍C(jī)領(lǐng)域里，是以英制單位為主的。同樣的，對(duì)于無極性的電容，RAD0.1-RAD0.4也是一樣；對(duì)有極性的電容如電解電容，其封裝為RB.2/.4，RB.3/.6 等，其中“.2”為焊盤間距，“.4”為電容圓筒的外徑。對(duì)于晶體管，那就直接看它的外形及功率，大功率的晶體管，就用TO—3，中功率的晶體管，如果是扁平的，就用TO-220，如果是金屬殼的，就用TO-66，小功率的晶體管，就用TO-5，TO-46，TO-92A等都可以，反正它的管腳也長(zhǎng)，彎一下也可以。對(duì)于常用的集成IC電路，有DIPxx，就是雙列直插的元件封裝，DIP8就是雙排，每排有4個(gè)引腳，兩排間距離是300mil,焊盤間的距離是100mil。SIPxx 就是單排的封裝。等等。值得我們注意的是晶體管與可變電阻，它們的包裝才是最令人頭痛的，同樣的包裝，其管腳可不一定一樣。例如，對(duì)于TO-92B之類的包裝，通常是1 腳為E（發(fā)射極），而2 腳有可能是B 極（基極），也可能是C（集電極）；同樣的，3腳有可能是C，也有可能是B，具體是那個(gè)，只有拿到了元件才能確定。因此，電路軟件不敢硬性定義焊盤名稱（管腳名稱），同樣的，場(chǎng)效應(yīng)管，MOS 管也可以用跟晶體管一樣的封裝，它可以通用于三個(gè)引腳的元件。Q1-B，在PCB 里，加載這種網(wǎng)絡(luò)表的時(shí)候，就會(huì)找不到節(jié)點(diǎn)（對(duì)不上）。在可變電阻
上傳時(shí)間： 2013-11-03
上傳用戶：daguogai
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="kaowe"></strike>