亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

2mhz

  • EM78單片機與24Cxx / 85Cxx 串行CMOS EEPROM接口I2C總線讀/寫的程序 ** (所有時隙均基于2mhz晶體震蕩器頻率)

    EM78單片機與24Cxx / 85Cxx 串行CMOS EEPROM接口I2C總線讀/寫的程序 ** (所有時隙均基于2mhz晶體震蕩器頻率)

    標簽: Cxx EEPROM 2mhz CMOS

    上傳時間: 2013-12-26

    上傳用戶:ynsnjs

  • 自制完全成功!!!!ADC0809時鐘直接使用AT89C51的ALE信號2mhz P1口段碼,P2.0-3位碼(P2.0為最右邊數碼管的位碼) P0口數據輸入 通道0輸入,ADC0809中ST和A

    自制完全成功!!!!ADC0809時鐘直接使用AT89C51的ALE信號2mhz P1口段碼,P2.0-3位碼(P2.0為最右邊數碼管的位碼) P0口數據輸入 通道0輸入,ADC0809中ST和ALE---P3.0,EOC---P3.2,CLK---ALE.OE---P3.1*/

    標簽: 0809 ADC 2.0 2mhz

    上傳時間: 2015-09-12

    上傳用戶:qoovoop

  • 用verilog設計密勒解碼器 一、題目: 設計一個密勒解碼器電路 二、輸入信號: 1. DIN:輸入數據 2. CLK:頻率為2mhz的方波

    用verilog設計密勒解碼器 一、題目: 設計一個密勒解碼器電路 二、輸入信號: 1. DIN:輸入數據 2. CLK:頻率為2mhz的方波,占空比為50% 3. RESET:復位信號,低有效 三、輸入信號說明: 輸入數據為串行改進密勒碼,每個碼元持續時間為8μs,即16個CLK時鐘;數據流是由A、B、C三種信號組成; A:前8個時鐘保持“1”,接著5個時鐘變為“0”,最后3個時鐘為“1”。 B:在整個碼元持續時間內都沒有出現“0”,即連續16個時鐘保持“1”。 C:前5個時鐘保持“0”,后面11個時鐘保持“1”。 改進密勒碼編碼規則如下: 如果碼元為邏輯“1”,用A信號表示。 如果碼元為邏輯“0”,用B信號表示,但以下兩種特例除外:如果出現兩個以上連“0”,則從第二個“0”起用C信號表示;如果在“通信起始位”之后第一位就是“0”,則用C信號表示,以下類推; “通信起始位”,用C信號表示; “通信結束位”,用“0”及緊隨其后的B信號表示。 “無數據”,用連續的B信號表示。

    標簽: verilog 2mhz DIN CLK

    上傳時間: 2013-12-02

    上傳用戶:wang0123456789

  • 使用AD9852 實現的10~12.2mhz 跳頻源使用AD9852 實現的10~12.2mhz 跳頻源

    使用AD9852 實現的10~12.2mhz 跳頻源使用AD9852 實現的10~12.2mhz 跳頻源

    標簽: 9852 12.2 MHz AD

    上傳時間: 2016-02-22

    上傳用戶:sk5201314

  • 2mhz的數據時鐘恢復電路

    2mhz的數據時鐘恢復電路,包括鑒相器、分頻器及濾波器

    標簽: 2mhz 數據 時鐘恢復 電路

    上傳時間: 2013-12-26

    上傳用戶:電子世界

  • 基于s3c9454茶具泡茶定時器程序。S3F9454,FOSC=3.2mhz .include "s3c9454.reg

    基于s3c9454茶具泡茶定時器程序。S3F9454,FOSC=3.2mhz .include "s3c9454.reg

    標簽: 9454 s3c9454 include FOSC

    上傳時間: 2014-01-12

    上傳用戶:dianxin61

  • 設計了一個最高可測2mhz頻率的頻率計

    設計了一個最高可測2mhz頻率的頻率計,已經運行過了,情況良好

    標簽: 2mhz 頻率 頻率計

    上傳時間: 2013-11-30

    上傳用戶:標點符號

  • 基于FPGA的DQPSK調制解調器研究與設計

    本課題對DQPSK調制解調技術的FPGA實現進行了比較全面的研究,利用DQPSK調制技術實現了碼速200Kbps的調制器。調制載頻3.2mhz、帶寬180KHz、帶外抑制大于45dB,調制器設計達到預定要求。解調器硬件完成,軟件未全部實現,但完成了CIC濾波器、載波跟蹤環、位定時同步、并串轉換等幾個關鍵模塊的設計。對解調器做了實驗測試,驗證了相關模塊設計的正確性,解調器中重要的載波同步功能已能實現。 在本文中,主要介紹了DQPSK調制解調技術的FPGA實現。著重對差分編解碼、成形濾波器、Costas載波跟蹤環以及CIC濾波器進行了詳細敘述,對硬件設計則做了簡要的說明,給出了主要電路圖和實物圖。 在重要設計環節上,文中進行了比較細致的Matlab仿真及System View仿真,并給出了相關分析與說明。最后,采用VHDL 硬件描述語言對系統進行了設計與實現。文中對位定時同步以及CIC濾波器的可變速設計做了創新與改進。

    標簽: DQPSK FPGA 調制解調器

    上傳時間: 2013-05-22

    上傳用戶:michael52

  • AD芯片大全

    AD系列芯片 1.模數轉換器 AD1380JD 16位 20us高性能模數轉換器(民用級) AD1380KD 16位 20us高性能模數轉換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2mhz模數轉換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數轉換器(工業級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數轉換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數轉換器(工業級)

    標簽: AD芯片

    上傳時間: 2013-05-19

    上傳用戶:ljmwh2000

  • 超聲脈沖功率放大及接收模塊

    本模塊的脈沖功率發射電路主要集成了超聲傳感器的前置功率放大驅動電路,它與匹配變壓器相連后可直接驅動超聲換能器產生超聲波。通過改變MCU輸出脈沖的頻率,該驅動模塊可以產生從20KHz~2mhz 的頻率,這個頻段基本涵蓋了目前常見的超聲波應用頻段。模塊的供電范圍為12V~24V,工作溫度為工業級-40~+85oC,輸出脈沖功率可調,最高可達300w,輸出阻抗為25mΩ。本模塊中的超聲脈沖驅動電路基本可以滿足目前國內所有超聲脈沖功率發射的常規應用要求。接收部分電路主要提供的對接收到的信號進行濾波放大,可根據不同的應用需要調整接收部分的濾波頻帶和放大倍數,它的輸入噪聲在輸入信號頻率為500kHz 的時候可低至50uV,對于接收信號特別微弱的應用場合,如超聲波氣體流量計和超聲物位計中將有良好的表現。

    標簽: 超聲脈沖 功率 放大 接收模塊

    上傳時間: 2013-06-19

    上傳用戶:zmy123

主站蜘蛛池模板: 汤原县| 南丹县| 彩票| 柳林县| 崇文区| 尚义县| 五河县| 泸定县| 玉环县| 桐柏县| 桦川县| 平谷区| 长寿区| 大新县| 乌拉特中旗| 石河子市| 潢川县| 阿鲁科尔沁旗| 喀喇| 仲巴县| 神农架林区| 镇赉县| 房山区| 方山县| 喀喇沁旗| 依安县| 集安市| 绍兴县| 石台县| 广灵县| 鲜城| 北流市| 赤壁市| 宁河县| 隆德县| 峡江县| 防城港市| 城固县| 马龙县| 赣榆县| 突泉县|