ollydbg完全教程。OllyDbg 是一種具有可視化界面的 32 位匯編-分析調試器。它的特別之處在于可以在沒有源代碼時解決問題，并且可以處理其它編譯器無法解決的難題。 一，什么是 OllyDbg？ 二，一般原理［General principles］ 三，反匯編器［Disassembler］ 四，分析器［Analysis］ 五，Object掃描器［Object scanner］ 六，Implib掃描器 ［Implib scanner］ 七，如何開始調試［How to start debugging session］ 八，CPU 窗口［CPU window］ 九，斷點［Breakpoints］ 十，內存映射窗口［Memory map window］ 十一、十二，監(jiān)視與監(jiān)察器［Watches and inspectors］ 十三，線程［Threads］ 十四，復制到剪切板［Copy to clipboard］ 十五，調用棧［Call stack］ 十六，調用樹［Call tree］ 十七，選項［Options］ 十八，搜索［Search］ 十九，自解壓文件［Self-extracting (SFX) files］ 二十，單步執(zhí)行與自動執(zhí)行［Step-by-step execution and animation］ 二一，Hit跟蹤［Hit trace］
上傳時間： 2016-01-02
上傳用戶：xhz1993
F2812上有3個32位的CPU定時器，本程序主要對CPU定時器0進行操作，100MS產(chǎn)生1次中斷，在中斷中讓開發(fā)板上的L1、L3、L5、L7和L2、L4、L6、L8兩組發(fā)光二極管交替閃爍。
上傳時間： 2013-12-10
上傳用戶：litianchu
F2812上有3個32位的CPU定時器，本程序主要對CPU定時器0進行操作，100MS產(chǎn)生1次中斷，在中斷中讓 2812開發(fā)板上的L1—L8發(fā)光二極管閃爍，實現(xiàn)跑馬燈的效果。
上傳時間： 2016-04-20
上傳用戶：lvzhr
cpu設計實例mips。MIPSI指令集32位CPU （1）MiniCore設計實例全32位操作，32個32位通用寄存器，所有指令和地址全為32位 （2）靜態(tài)流水線（3～5級） （3）Forwarding技術 （4）片內L1 Cache，指令、數(shù)據(jù)各4KByte，硬件初始化 （5）沒有TLB，但系統(tǒng)控制協(xié)處理器（CP0）具有除頁面映射外的全部功能
上傳時間： 2013-12-02
上傳用戶：xiaodu1124
作為一種16/32 位的高性能、低成本、低功耗的嵌入式RISC 微處理器，ARM 微處理器 目前已經(jīng)成為應用最為廣泛的嵌入式微處理器。 本書在全面介紹ARM 處理器的體系結構、編程模型、指令系統(tǒng)和開發(fā)工具的同時，以 Samsung 公司的一款基于以太網(wǎng)系統(tǒng)的ARM 處理器－S3C4510B 為核心，詳細講解系統(tǒng)的 設計、調試，以及相關的軟件設計和嵌入式操作系統(tǒng)的移植過程。通過閱讀本書，可以使具 備一定的系統(tǒng)設計能力的讀者全面掌握開發(fā)基于ARM 微處理器系統(tǒng)的多方面知識，從而具 備設計開發(fā)基于ARM 微處理器的特定應用系統(tǒng)的能力。 本書可作為基于ARM 的軟件編程和硬件系統(tǒng)設計的參考手冊，也可作為16/32 位微處 理器教學用書，以及嵌入式系統(tǒng)應用設計人員的參考用書。
上傳時間： 2014-01-25
上傳用戶：84425894
十進制打印AX寄存器中的值的函數(shù) 對64位數(shù)的高32位進行遞歸排序
上傳時間： 2013-12-22
上傳用戶：cazjing
32位寄存器的VHDL的原代碼下載,COOLCOOLCOOL
標簽： COOLCOOLCOOL VHDL 32位寄存器 代碼
上傳時間： 2016-09-23
上傳用戶：ynwbosss
使用verilog作為CPU設計語言實現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數(shù)據(jù)存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數(shù)加、減、乘、除運算，并支持浮點數(shù)加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環(huán)右移4種移位運算，支持Load/Store操作，支持地址/立即數(shù)加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。
上傳時間： 2013-12-11
上傳用戶：源弋弋
該程序用事件管理器B的定時器4定時時間來觸發(fā)A/D采樣的啟動。采樣時采用級聯(lián)模式，一次做16個轉換，轉換通道分別是0~15。轉換完成后，在A/D中斷服務子程序中將轉換結果讀出。該程序做一次A/D采樣。
上傳時間： 2017-09-25
上傳用戶：標點符號
隨著SOC技術、IP技術以及集成電路技術的發(fā)展，RISC軟核處理器的研究與開發(fā)設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發(fā)展的現(xiàn)狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進行驗證，證明了所設計的32位RISC處理器能準確的執(zhí)行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環(huán)境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統(tǒng)架構上采用了柔性化的設計方法，使得設計可以根據(jù)實際的需求適當?shù)脑鰷p相應的部件，以達到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設計中出現(xiàn)的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
