使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算，并支持浮點數加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環右移4種移位運算，支持Load/Store操作，支持地址/立即數加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。
上傳時間： 2013-12-11
上傳用戶：源弋弋
這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
上傳時間： 2015-05-11
上傳用戶：chenlong
8位移位寄存器，當高電平來時移入下一位！
標簽： 8位移位寄存器
上傳時間： 2013-12-01
上傳用戶：sk5201314
cpu設計實例mips。MIPSI指令集32位CPU （1）MiniCore設計實例全32位操作，32個32位通用寄存器，所有指令和地址全為32位 （2）靜態流水線（3～5級） （3）Forwarding技術 （4）片內L1 Cache，指令、數據各4KByte，硬件初始化 （5）沒有TLB，但系統控制協處理器（CP0）具有除頁面映射外的全部功能
上傳時間： 2013-12-02
上傳用戶：xiaodu1124
32位全加器 在querters II 下面運行成功 仿真 驗證均已成功
上傳時間： 2017-05-03
上傳用戶：cc1915
通過VHDL實現4位全加器，8位全加器，和8位通用寄存器的設計
上傳時間： 2014-01-11
上傳用戶：lanwei
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
ARM處理器的工作模式 ARM處理器狀態 ARM微處理器的工作狀態一般有兩種，并可在兩種狀態之間切換：第一種為ARM狀態，此時處理器執行32位的字對齊的ARM指令；第二種為Thumb狀態，此時處理器執行16位的、半字對齊的Thumb指令。在程序的執行過程中，微處理器可以隨時在兩種工作狀態之間切換，并且，處理器工作狀態的轉變并不影響處理器的工作模式和相應寄存器中的內容。但ARM微處理器在開始執行代碼時，應該處于ARM狀態。 ARM處理器狀態 進入Thumb狀態：當操作數寄存器的狀態位（位0）為1時，可以采用執行BX指令的方法，使微處理器從ARM狀態切換到Thumb狀態。此外，當處理器處于Thumb狀態時發生異常（如IRQ、FIQ、Undef、Abort、SWI等），則異常處理返回時，自動切換到Thumb狀態。 進入ARM狀態：當操作數寄存器的狀態位為0時，執行BX指令時可以使微處理器從Thumb狀態切換到ARM狀態。此外，在處理器進行異常處理時，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執行程序，也可以使處理器切換到ARM狀態。ARM處理器模式 ARM微處理器支持7種運行模式，分別為：用戶模式(usr)：ARM處理器正常的程序執行狀態。快速中斷模式(fiq)：用于高速數據傳輸或通道處理。外部中斷模式(irq)：用于通用的中斷處理。管理模式(svc)：操作系統使用的保護模式。數據訪問終止模式(abt)：當數據或指令預取終止時進入該模式，可用于虛擬存儲及存儲保護。系統模式(sys)：運行具有特權的操作系統任務。定義指令中止模式(und)：當未定義的指令執行時進入該模式，可用于支持硬件協處理器的軟件仿真。ARM處理器模式 ARM微處理器的運行模式可以通過軟件改變，也可以通過外部中斷或異常處理改變。大多數的應用程序運行在用戶模式下，當處理器運行在用戶模式下時，某些被保護的系統資源是不能被訪問的。 除用戶模式以外，其余的所有6種模式稱之為非用戶模式，或特權模式；其中除去用戶模式和系統模式以外的5種又稱為異常模式，常用于處理中斷或異常，以及需要訪問受保護的系統資源等情況。ARM寄存器 ARM處理器共有37個寄存器。其中包括：31個通用寄存器，包括程序計數器(PC)在內。這些寄存器都是32位寄存器。以及6個32位狀態寄存器。 關于寄存器這里就不詳細介紹了，有興趣的人可以上網找找，很多這方面的資料。異常處理 當正常的程序執行流程發生暫時的停止時，稱之為異常，例如處理一個外部的中斷請求。在處理異常之前，當前處理器的狀態必須保留，這樣當異常處理完成之后，當前程序可以繼續執行。處理器允許多個異常同時發生，它們將會按固定的優先級進行處理。當一個異常出現以后，ARM微處理器會執行以下幾步操作：進入異常處理的基本步驟：將下一條指令的地址存入相應連接寄存器LR，以便程序在處理異常返回時能從正確的位置重新開始執行。將CPSR復制到相應的SPSR中。根據異常類型，強制設置CPSR的運行模式位。強制PC從相關的異常向量地址取下一條指令執行，從而跳轉到相應的異常處理程序處。如果異常發生時，處理器處于Thumb狀態，則當異常向量地址加載入PC時，處理器自動切換到ARM狀態。 ARM微處理器對異常的響應過程用偽碼可以描述為： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；當運行于 ARM 工作狀態時If == Reset or FIQ then；當響應 FIQ 異常時，禁止新的 FIQ 異常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address異常處理完畢之后，ARM微處理器會執行以下幾步操作從異常返回：將連接寄存器LR的值減去相應的偏移量后送到PC中。將SPSR復制回CPSR中。若在進入異常處理時設置了中斷禁止位，要在此清除。
上傳時間： 2013-11-15
上傳用戶：hanbeidang
5位的操作數X和Y輸入后暫存在寄存器A和B中，兩位的操作控制碼control暫存在寄存器C中，按照control碼的不同，分布實現下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 運算結果暫存在寄存器D中，然后輸出。
上傳時間： 2014-01-18
上傳用戶：yyyyyyyyyy
5位的操作數X和Y輸入后暫存在寄存器A和B中，兩位的操作控制碼control暫存在寄存器C中，按照control碼的不同，分布實現下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 運算結果暫存在寄存器D中，然后輸出。
上傳時間： 2014-01-09
上傳用戶：凌云御清風
<input id="ogmoo"></input>