在現代電子系統中，數字化已經成為發(fā)展的必然趨勢，接收機數字化是電子系統數字化中的一項重要內容，對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發(fā)展，高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計，并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點，所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構，FPGA能夠進行流水線性設計，對數據進行并行處理，所以FPGA在進行數據量大，要求實時處理的系統設計時有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當前的發(fā)展趨勢及技術現狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點，在深入分析軟件無線電相關理論的基礎上，著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現：數字下變頻相關模塊和數字調制解調模塊。其中，在深入研究數字下變頻實現結構的基礎上，首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現，其頻率分辨率高，靈活，易于實現；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進，極大地節(jié)約了資源，提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運行速度只與數據的寬度有關，只有加減法運算和二進制除法，既縮減了系統資源又大大節(jié)省了運算時間，實現了高效的實時處理。對數字調制解調模塊，重點研究和完成了2ASK和2FSK的調制解調的FPGA實現，模塊有很好的通用性，能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真，驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中，都是先依據一定的設計指標進行verilog編程，然后再在Quartus軟件中編譯，時序仿真測試，并與Matlab仿真結果進行對比，驗證設計的正確性。
上傳時間： 2013-05-18
上傳用戶：450976175
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術，合理規(guī)劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發(fā)，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優(yōu)點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數。同時，使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符，證明了本文所提出的算法的正確性。 另外，本文還對設計結果提出了進一步的改進方案，在乘法器內加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
ARM嵌入式技術在工業(yè)和生活中正得到越來越廣泛的應用，為了適應技術的發(fā)展和社會的需求，滿足為社會培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設ARM嵌入式技術相關課程及其實驗課程將成為趨勢。在課程中設置合理實驗，可以有效提高學生的動手能力和培養(yǎng)創(chuàng)新性思維，幫助學生更快、更好地掌握理論和應用技術。 論文設計的ARM嵌入式教學實驗系統包括一塊適合普通高校嵌入式技術實驗課程教學的實驗開發(fā)板及其配套的實驗。該實驗系統針對一般高校所開設的ARM嵌入式技術相關課程的要求而設計，配套實驗符合教學大綱及實驗課時的要求。 論文設計的實驗開發(fā)板主要組成模塊有：最小系統，包括控制器模塊、電源模塊、復位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網模塊等。實驗開發(fā)板采用S3C4510B網絡控制芯片用作控制和信號處理，使用網絡接口芯片DM9161和隔離變壓器H1102完成網絡接入，使用AM29LV160和HY57V641620HG構建16位存儲單元，使用AT24C01和PCF8583來構建I2C接口，使用MAX232完成TTL電平轉換以擴展RS232串口，并擴展鍵盤和LCD實現人機交互。實驗開發(fā)板的硬件設計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學生盡可能的創(chuàng)造動手制作PCB的實驗條件。實驗板的接口設計能夠讓學生較為方便地開展實驗，并考慮了實驗板擴展和二次開發(fā)的需要。 論文設計的實驗系統配套實驗主要有基礎實驗、擴展實驗和設計實驗。基礎實驗主要幫助學生熟悉嵌入式系統的片內資源和特殊功能寄存器的配置方法，對整個嵌入式系統的架構有一定的理解，能編程完成一些簡單的控制功能；擴展實驗主要幫助學生建立嵌入式系統開發(fā)和設計的基本理念，能夠設計和實現常見的外設驅動程序，能夠進行操作系統的配置和移植，能夠自行對實驗板進行一定程度的擴展；設計實驗能夠幫助學生提高嵌入式系統的設計開發(fā)能力，使學生能根據需要設計出實現一定功能的擴展模塊，從而使實驗板擴展成實現具體功能的工業(yè)產品。基礎實驗包括ADS集成環(huán)境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴展實驗包括建立交叉編譯環(huán)境實驗、操作系統編譯實驗、操作系統移植實驗、以太網通信實驗、TFTP實驗、WEB訪問實驗；設計實驗包括TCP/IP協議棧實驗、Web服務器實驗。學生通過完成基礎實驗、擴展實驗和設計實驗來達到教學大綱的要求，并可以在此基礎上進行更深入的創(chuàng)新性開發(fā)實驗，可以滿足一般高校嵌入式技術實驗課程教學的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實驗開發(fā)板設計完成后進行的調試。實驗開發(fā)板移植的嵌入式操作系統為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統的擴展方案和二次開發(fā)方案，并對嵌入式新技術的發(fā)展做了粗淺的探討。 論文所做的工作以科學發(fā)展觀為指導，是對普通高校ARM嵌入式技術實驗課程設計的一次有益探索。
上傳時間： 2013-04-24
上傳用戶：jjq719719
微處理器技術、傳感器技術和無線通信技術的進步，推動了無線數據采集系統的產生和發(fā)展。數據采集技術廣泛應用于雷達、通信、遙感遙測等領域。在各種信息的獲取中，對高速數據采集的需求非常廣泛。隨著測控技術的發(fā)展，對數據采集系統的智能化和網絡化水平也提出了更高的要求。并且由于通訊網絡的飛速發(fā)展，移動通信與實際應用的結合使得各種基于GPRS網絡的無線數據傳輸系統成為當前遠距離無線通訊領域最為廣泛的應用。本課題將廣泛應用的嵌入式控制器引入到數據采集系統設計中，并結合GPRS優(yōu)秀的網絡特性，實現了一個低功耗、智能化、網絡化、軟硬件可根據具體測量任務適當裁減的無線高速數據采集平臺。 本設計采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數據采集模塊，GPRS數據通信模塊，在Linux嵌入式操作系統和應用軟件的支持下，實現了數字化高速采集，數字化無線數據網絡傳輸的現場數據采集系統。該平臺采集的現場數據主要為各種傳感器輸出的電壓模擬量。前端數據采集模塊的FPGA控制高速AD轉換器將輸入的模擬量信號采集后，存儲在由DDRSDRAM構成的大容量緩存中，再經過嵌入式系統中的微控制器進行各種處理，然后將處理結果保存在ARM系統的SDRAM內存，最后通過在ARM系統模塊擴展的GPRS模塊，將采集到的數據通過GPRS網絡發(fā)送出去。 IAnux由于其代碼開放性以及強大的網絡功能等特點，在許多的嵌入式網絡設備中有著廣泛應用，與其他的嵌入式操作系統相比，具有著更多的優(yōu)勢。因此本課題將其作為硬件平臺的操作系統。基于ARM的嵌入式數據采集與處理系統結構清晰、通用性好、可擴展性強，可為各種嵌入式應用提供一套完整的硬、軟件解決方案，在工業(yè)測量與控制領域具有較為廣闊的應用前景。
上傳時間： 2013-04-24
上傳用戶：xlcky
隨著電子技術的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發(fā)展。針對傳統的多道脈沖幅度分析器體積大，人機交互不友好，不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現填補了這一缺點。 隨著電子技術的發(fā)展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現相應的控制邏輯，兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現，如閾值設定、自動穩(wěn)譜以及多道數據采集，在節(jié)省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業(yè)控制，無線通訊，網絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統可靠性，提高了電磁兼容的穩(wěn)定性。數據采集系統是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
These 8-bit shift registers feature gated serial inputs andan asynchronous clear. A LOW logic le
上傳時間： 2013-06-12
上傳用戶：qq521
介紹單電源、低功耗、高精度 A/D轉換器 AD7714的特點、內部寄存器結構和外部接口；詳細闡述 AD7714與單片機 AT89C51的接口技術。
上傳時間： 2013-06-30
上傳用戶：CSUSheep
