基于《Stellaris外設驅動庫》的例程：定時器32位RTC用法示例 該程序演示了如何使用定時器配置為32為RTC模式，并使用RTC定時器產生匹配中斷。
上傳時間： 2013-12-21
上傳用戶：anng
數位影像處理技術 適合給初學者使用 教授如何利用VC++6.0讀BMP 或者是其他影像規格
上傳時間： 2014-01-21
上傳用戶：com1com2
基于《Stellaris外設驅動庫》的例程：定時器32位周期定時示例 掌握以下幾個庫函數： TimerConfigure() TimerLoadSet() TimerEnable()/TimerDisable() 本實驗實現了如何將定時器配置為32位單次觸發。在定時器超時時，LED1的狀態由亮熄滅，從而指示定時器已經超時。
標簽： TimerConfigure TimerLoadSet TimerEnable Stellaris
上傳時間： 2013-12-23
上傳用戶：caiiicc
基于《Stellaris外設驅動庫》的例程：定時器32位周期定時示例 請掌握以下庫函數的用法： TimerConfigure() TimerLoadSet() TimerEnable()/TimerDisable() TimerIntEnable() TimerIntStatus() TimerIntClear() 本實驗實現了如何定時器產生周期性中斷。定時器被設置為每秒產生2次中斷，在每次進入中斷處理程序中時都翻轉一側對應的GPIO端口。LED1指示燈指示了每次中斷及中斷的速率。
標簽： TimerConfigure TimerLoadSet TimerEnable Stellaris
上傳時間： 2013-12-29
上傳用戶：waitingfy
基于《Stellaris外設驅動庫》的例程：定時器32位RTC用法示例（32.768kHz振蕩信號從CCP2管腳輸入，RTC時鐘從UART2輸出） 本實驗程序演示了如何使用定時器配置為32為RTC模式，并使用RTC定時器產生匹配中斷。每次進入中斷函數中由串口發送顯示一次當前時間，初始時間假設為9：58：40。 本實驗需要一個32.768kHz的RTC時鐘源，本范例把TIMER0A配置成了16位PWM模式，利用CCP0腳輸出頻率大致為32768Hz的PWM波，免去了用戶外接32768晶振的麻煩。調試時，只需把PB0和PB1短接就可以。
上傳時間： 2013-12-04
上傳用戶：moerwang
本設計是用32位的并行全加器的,可以實現浮點運算!
上傳時間： 2014-01-22
上傳用戶：WMC_geophy
Quarus13.1.0.162的32位破解器
標簽： Quarus13.1.0
上傳時間： 2016-04-15
上傳用戶：
提供win7 32位系統 ccs3.3下 510仿真器的驅動文件，有別于XP下的驅動。有助于用WIN7 32位的用戶使用。現在越來越多的使用者PC系統都在WIN7 32位了。
上傳時間： 2018-03-20
上傳用戶：fj56500
隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
第一章 序論……………………………………………………………6 1- 1 研究動機…………………………………………………………..7 1- 2 專題目標…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發環境與設備…………………………………………………10 第二章 德州儀器OMAP 開發套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優點……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構………………………………….…12 2-2.2 OMAP1510軟體架構……………………………………...12 2-2.3 DSP / BIOS Bridge簡述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發與一般程式開發之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統……………………………….…..32 3- 4 啟動及測試Innovator音效裝置…………………………..…….33 3- 5 建構支援DSP processor的環境…………………………...……34 3-5.1 Solution -- DSP Gateway簡介……………………..…34 3-5.2 DSP Gateway運作架構…………………………..…..35 3- 6 架設DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發注意事項…………………………………...…47 第六章 效能評估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經濟效益………………………………...49 6-3.2音質v.s 浮點與定點運算………………………..…..49 6-3.3 DSP Gateway架構的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網路掛載File System的Delay…………………..……51 第七章 結論心得…
上傳時間： 2013-10-14
上傳用戶：a471778
