布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
標簽： EDATOOL VHDL 乘法器 程序
上傳時間： 2015-05-20
上傳用戶：zycidjl
可用的4位乘法器，用VHDL在FPGA中實現
標簽： 乘法器
上傳時間： 2013-12-27
上傳用戶：xhz1993
4位乘法器,4位除法器 8位數據鎖存器,8位相等比較器,帶同步復位的狀態 機,元件例化與層次設計,最高優先級編碼器
標簽： 乘法器 8位 除法器 數據
上傳時間： 2014-12-07
上傳用戶：pompey
8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，這里用來分別計算積的7到11位和12到16位。 3． ultiplier_unit_4 這個模塊是用來實現部分積的，每一個模塊實現一個部分積的4位，因此一個部分積需要4個這個模塊來實現。總共需要12個這樣的模塊。 4．Multiplier_full_add 這是一位的全加器，在實現部分積相加的時候，通過全加器的陣列來實現的。
標簽： ultipler_quick_add booth 乘法器 測試
上傳時間： 2016-07-12
上傳用戶：zhaiye
本壓縮包里含有一4位乘法器及PDF書記一本，其中PDF書記鐘含有百例各種VHDL實例
上傳時間： 2016-08-19
上傳用戶：515414293
該代碼是布斯乘法器代碼，用于了解布斯算法，本人也是初學者。
標簽： 代碼 乘法器
上傳時間： 2017-01-10
上傳用戶：love_stanford
布斯乘法器的語言描述功能違反外 暗暗達到
標簽： 乘法器 語言
上傳時間： 2017-05-22
上傳用戶：我干你啊
用vhdl語言實現4位乘法器，已被測試過，可參考使用
標簽： vhdl 語言 乘法器
上傳時間： 2017-07-09
上傳用戶：洛木卓
一﹑指標要求：. A: f5 b G A( d8 n （１）設計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A （２）記數過程結束后，保存并顯示結果；
標簽： 9.999 KHz f5 d8
上傳時間： 2014-01-07
上傳用戶：妄想演繹師
位加法器的verilog程序與4×4 乘法器的verilog描述！！！
標簽： verilog 加法器 乘法器 程序
上傳時間： 2013-12-21
上傳用戶：ruixue198909
蟲蟲下載站版權所有 京ICP備2021023401號-1
