移位相加8位硬件乘法器電路設(shè)計 乘法器是數(shù)字系統(tǒng)中的基本邏輯器件，在很多應(yīng)用中都會出現(xiàn)如各種濾波器的設(shè)計、矩陣的運算等。本實驗設(shè)計一個通用的8位乘法器。
標簽： 乘法器 移位 8位 硬件
上傳時間： 2016-07-27
上傳用戶：牛津鞋
使用加法器樹乘法器實現(xiàn)8位乘法運算，VHDL語言予以實現(xiàn)
標簽： 加法器 乘法器 8位 乘法運算
上傳時間： 2013-12-22
上傳用戶：Breathe0125
主題 : Low power Modified Booth Multiplier 介紹 : 為了節(jié)省乘法器面積、加快速度等等，許多文獻根據(jù)乘法器中架構(gòu)提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進行編碼(Booth Encoding)後再產(chǎn)生部分乘積進而得到最後的結(jié)果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個位元變?yōu)?個位元。
標簽： Multiplier Modified Booth power
上傳時間： 2016-09-01
上傳用戶：stewart·
基于BOOTH的32位快速乘法器的設(shè)計源碼
標簽： BOOTH 乘法器 源碼
上傳時間： 2013-12-12
上傳用戶：pinksun9
xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進位加法
標簽： xilinx 乘法器 程序
上傳時間： 2016-10-17
上傳用戶：ve3344
64位乘法器源碼verilog,經(jīng)過驗證測試
標簽： verilog 乘法器 源碼 驗證測試
上傳時間： 2016-10-18
上傳用戶：hwl453472107
32位元2進位SIGNED乘法器32位元SIGNED乘法器
標簽： SIGNED 乘法器
上傳時間： 2013-12-17
上傳用戶：皇族傳媒
這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
標簽： verilog booth hdl 家
上傳時間： 2013-11-29
上傳用戶：jjj0202
用VHDL寫的4*4乘法器，學(xué)習(xí)VHDL語言的可以
標簽： VHDL 乘法器
上傳時間： 2014-11-24
上傳用戶：JasonC
8位加法樹乘法器,實現(xiàn)兩個8位二進制數(shù)相乘，采用verilog hdl
標簽： 8位 加法 乘法器 二進制數(shù)
上傳時間： 2016-12-19
上傳用戶：lhc9102
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
