這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數字時鐘.
標簽： CPLD VHDL BCD 開發板
上傳時間： 2015-07-23
上傳用戶：李夢晗
32位高性能浮點乘法器芯片設計研究.pdf
標簽： 性能 乘法器 浮點
上傳時間： 2016-12-08
上傳用戶：hjshhyy
軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,
標簽： BCD 軟件 使用程序 8位
上傳時間： 2014-01-05
上傳用戶：xzt
GF_2_m_域乘法器的快速設計及FPGA實現，對于rs編翼碼的理解和設計有幫助
標簽： FPGA GF 乘法器
上傳時間： 2013-08-16
上傳用戶：tangsiyun
GF_2_m_域乘法器的快速設計及FPGA實現，ＲＳ編碼及其譯碼都是在GF_2_m_域中進行的
上傳時間： 2016-09-22
上傳用戶：xsnjzljj
上傳時間： 2013-12-12
上傳用戶：日光微瀾
該文檔為三種高速乘法器的FPGA實現及性能比較簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
標簽： 乘法器 fpga
上傳時間： 2021-10-18
上傳用戶：
移位乘法器的輸入為兩個4位操作數a和b，啟動乘法器由stb控制，clk信號提供系統定時。乘法器的結果為8位信號result,乘法結束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數進行逐位的移位相加，迭代4次后輸出結果。具體算法： 1. 被乘數和乘數的高位補0，擴展成8位。 2. 乘法依次向右移位，并檢查其最低位，如果為1，則將被乘數和部分和相加，然后將被乘數向左移位；如果為0，則僅僅將被乘數向左移位。移位時，被乘數的低端和乘數的高端均移入0. 3. 當乘數變成全0后，乘法結束。
標簽： 移位 乘法器 位操作 輸入
上傳時間： 2014-01-03
上傳用戶：星仔
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
標簽： EDATOOL VHDL 乘法器 程序
上傳時間： 2015-05-20
上傳用戶：zycidjl
可用的4位乘法器，用VHDL在FPGA中實現
標簽： 乘法器
上傳時間： 2013-12-27
上傳用戶：xhz1993
蟲蟲下載站版權所有 京ICP備2021023401號-1
