通過兩個4位加法器級聯(lián)實驗以個八位加法器。
標簽： 加法器 級聯(lián) 實驗
上傳時間： 2013-12-19
上傳用戶：英雄
vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。
標簽： VHDL
上傳時間： 2015-04-22
上傳用戶：wyqhjj
booth算法通過移位運算代替某些加法運算提高乘法器的運算速度，是一種補碼乘法的算法。包含乘法器模塊和測試模塊。
標簽： Verilog 4位布斯乘法器模塊及測試模塊
上傳時間： 2015-12-04
上傳用戶：chriskicker
設計一種可以實現16位有符號_無符號二進制數乘法的乘法器，適合感興趣的學習者學習.
標簽： 乘法器
上傳時間： 2022-04-27
上傳用戶：
好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過
標簽： 浮點 乘法器
上傳時間： 2014-01-03
上傳用戶：heart520beat
簡單的計算器 1.鍵盤輸入兩個10進制數據（1到4位），選擇實現加、減、乘、除運算，并選擇以2進制、8進制、10進制、16進制方式輸入。 要求： 程序界面盡量方便使用并簡潔。
標簽： 計算器 數據 鍵盤 輸入
上傳時間： 2014-01-21
上傳用戶：頂得柱
實現了VHDL乘法器，8位乘法操作的完成
標簽： VHDL 乘法器
上傳時間： 2016-08-21
上傳用戶：fhzm5658
純組合邏輯構成的乘法器雖然工作速度比較快，但過于占用硬件資源，難以實現寬位乘法器，基于PLD器件外接ROM九九表的乘法器則無法構成單片系統(tǒng)，也不實用。這里介紹由八位加法器構成的以時序邏輯方式設計的八位乘法器，具有一定的實用價值，而且由FPGA構成實驗系統(tǒng)后，可以很容易的用ASIC大型集成芯片來完成，性價比高，可操作性強。
標簽： 組合邏輯 乘法器 比較 速度
上傳時間： 2017-02-03
上傳用戶：xzt
加法器樹乘法器結合了移位相加乘法器和查找表乘法器的優(yōu)點。它使用的加法器數目等于操作數位數減 1 ，加法器精度為操作數位數的2倍，需要的與門數等于操作數的平方。 因此 8 位乘法器需要7個15位加法器和64個與門
標簽： 乘法器 加法器 減 樹
上傳時間： 2014-01-18
上傳用戶：guanliya
OTP 4-位帶SAR8-位A-D轉換器單片機
標簽： OTP A-D SAR 轉換器
上傳時間： 2013-05-17
上傳用戶：eeworm
蟲蟲下載站版權所有 京ICP備2021023401號-1
