相 關 資 源

• 32位高性能浮點乘法器芯片設計研究.pdf免費下載

  資源簡介：32位高性能浮點乘法器芯片設計研究.pdf

  標簽： 性能 乘法器 浮點

  上傳時間： 2016-12-08

  上傳用戶：hjshhyy

• 32位浮點乘法器的設計免費下載

  資源簡介：32位浮點乘法器的設計，講的挺好的，供參考啊

  標簽： 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：manking0408

• 32位單精度浮點加法器免費下載

  資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出

  標簽： 精度 浮點 加法器

  上傳時間： 2013-04-24

  上傳用戶：x4587

• ieee公布的標準8位浮點乘法器免費下載

  資源簡介：ieee公布的標準8位浮點乘法器，可綜合。采用標準算法。

  標簽： ieee 8位 標準 乘法器

  上傳時間： 2013-12-26

  上傳用戶：dave520l

• 好用的浮點乘法器免費下載

  資源簡介：好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過

  標簽： 浮點 乘法器

  上傳時間： 2014-01-03

  上傳用戶：heart520beat

• 高效結構的多輸入浮點乘法器在FPGA上的實現免費下載

  資源簡介：高效結構的多輸入浮點乘法器在FPGA上的實現

  標簽： FPGA 輸入 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：sammi

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方免費下載

  資源簡介：新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方

  標簽： csa 浮點 乘法器

  上傳時間： 2016-12-27

  上傳用戶：wff

• 32位元浮點數加法器,用于以VHDL編寫的32位元CPU免費下載

  資源簡介：32位元浮點數加法器,用于以VHDL編寫的32位元CPU

  標簽： VHDL CPU 浮點數 加法器

  上傳時間： 2014-12-19

  上傳用戶：壞天使kk

• 32位元浮點CPU,用VHDL語言以類似組合語言的方式寫成免費下載

  資源簡介：32位元浮點CPU,用VHDL語言以類似組合語言的方式寫成

  標簽： VHDL CPU 語言 浮點

  上傳時間： 2017-06-05

  上傳用戶：lizhen9880

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• 一個32位元的浮點數乘法器免費下載

  資源簡介：一個32位元的浮點數乘法器，可將兩IEEE 754格式的值進行相乘

  標簽： 浮點數 乘法器

  上傳時間： 2013-12-26

  上傳用戶：yuanyuan123

• 基于VHDL語言的32位單精度的浮點加法器免費下載

  資源簡介：基于VHDL語言的32位單精度的浮點加法器

  標簽： VHDL 語言 精度 浮點

  上傳時間： 2017-09-09

  上傳用戶：manking0408

• 基于BOOTH的32位快速乘法器的設計源碼免費下載

  資源簡介：基于BOOTH的32位快速乘法器的設計源碼

  標簽： BOOTH 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• 是Nios II處理器下客製化指令的一個32位元浮點數除法器免費下載

  資源簡介：是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除

  標簽： Nios 指令 除法器

  上傳時間： 2014-01-21

  上傳用戶：star_in_rain

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-13

  上傳用戶：yl1140vista

• 介紹關于FPGA的浮點加法器運算單元設計免費下載

  資源簡介：介紹關于FPGA的浮點加法器運算單元設計

  標簽： FPGA 浮點 加法器 單元設計

  上傳時間： 2014-01-24

  上傳用戶：kbnswdifs

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216

• 一個并行高速乘法器芯片的設計與實現免費下載

  資源簡介：一個并行高速乘法器芯片的設計與實現

  標簽： 并行 乘法器 片的設計

  上傳時間： 2014-01-08

  上傳用戶：蟲蟲蟲蟲蟲蟲

• verilog浮點乘發器免費下載

  資源簡介：verilog浮點乘發器，特定數據結構，指數底為10

  標簽： verilog 浮點

  上傳時間： 2013-12-20

  上傳用戶：chenbhdt

• verilog浮點乘發器免費下載

  資源簡介：verilog浮點乘發器，特定數據結構，指數底為10,利用pipeline

  標簽： verilog 浮點

  上傳時間： 2013-12-24

  上傳用戶：ljmwh2000

• verilog浮點乘發器免費下載

  資源簡介：verilog浮點乘發器，特定數據結構，指數底為10,利用pipeline

  標簽： verilog 浮點

  上傳時間： 2013-12-27

  上傳用戶：thinode

• verilog浮點乘發器免費下載

  資源簡介：verilog浮點乘發器，特定數據結構，指數底為10

  標簽： verilog 浮點

  上傳時間： 2014-01-26

  上傳用戶：dengzb84

• c語言浮點乘發器免費下載

  資源簡介：c語言浮點乘發器，特定數據結構，指數底為10

  標簽： c語言 浮點

  上傳時間： 2015-02-07

  上傳用戶：comua

• 浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計免費下載

  資源簡介：浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計

  標簽： VHDL 浮點 加法器 算法設計

  上傳時間： 2014-01-13

  上傳用戶：z754970244

• 這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,免費下載

  資源簡介：這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...

  標簽： CPLD VHDL BCD 開發板

  上傳時間： 2015-07-23

  上傳用戶：李夢晗

• 移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件免費下載

  資源簡介：移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件，在很多應用中都會出現如各種濾波器的設計、矩陣的運算等。本實驗設計一個通用的8位乘法器。

  標簽： 乘法器 移位 8位 硬件

  上傳時間： 2016-07-27

  上傳用戶：牛津鞋

• 一種用VHDL語言描述的浮點乘前規格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點乘前規格化的源代碼編程

  標簽： VHDL 語言 浮點 規格

  上傳時間： 2014-01-20

  上傳用戶：jennyzai

• 軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,免費下載

  資源簡介：軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,

  標簽： BCD 軟件 使用程序 8位

  上傳時間： 2014-01-05

  上傳用戶：xzt

• 利用verilog hdl編寫的浮點加法器運算單元免費下載

  資源簡介：利用verilog hdl編寫的浮點加法器運算單元，單精度。

  標簽： verilog hdl 編寫 浮點

  上傳時間： 2013-11-29

  上傳用戶：王慶才