移位乘法器的輸入為兩個4位操作數(shù)a和b，啟動乘法器由stb控制，clk信號提供系統(tǒng)定時。乘法器的結(jié)果為8位信號result,乘法結(jié)束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數(shù)進行逐位的移位相加，迭代4次后輸出結(jié)果。具體算法： 1. 被乘數(shù)和乘數(shù)的高位補0，擴展成8位。 2. 乘法依次向右移位，并檢查其最低位，如果為1，則將被乘數(shù)和部分和相加，然后將被乘數(shù)向左移位；如果為0，則僅僅將被乘數(shù)向左移位。移位時，被乘數(shù)的低端和乘數(shù)的高端均移入0. 3. 當乘數(shù)變成全0后，乘法結(jié)束。
資源簡介：移位乘法器的輸入為兩個4位操作數(shù)a和b，啟動乘法器由stb控制，clk信號提供系統(tǒng)定時。乘法器的結(jié)果為8位信號result,乘法結(jié)束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數(shù)進行逐位的移位相加，迭代4次后輸出結(jié)果。具體算法： 1. 被乘數(shù)...
上傳時間： 2014-01-03
上傳用戶：星仔
資源簡介：乘法器功能 直接實現(xiàn)兩個數(shù)字信號的相乘～
上傳時間： 2017-06-06
上傳用戶：bruce5996
資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...
上傳時間： 2016-07-12
上傳用戶：zhaiye
資源簡介：使用函數(shù)實現(xiàn)簡單的八位處理器 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ISE Simulator 1. 這個實例實現(xiàn)通過ISE Simulator工具實現(xiàn)一個可以進行兩個八位操作數(shù)四種操作的簡單處理器； 2. 工程在project文件夾中，雙擊mpc.ise文件打開工程； 3. 源文件在rt...
上傳時間： 2014-01-06
上傳用戶：mhp0114
資源簡介：extadd：是用匯編語音程序設(shè)計的關(guān)于計算兩個64位整數(shù)相加的小程序
上傳時間： 2014-12-21
上傳用戶：jichenxi0730
資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯(lián)方式構(gòu)成一個8位加法器。
上傳時間： 2014-11-29
上傳用戶：270189020
資源簡介：通過兩個4位加法器級聯(lián)實驗以個八位加法器。
上傳時間： 2013-12-19
上傳用戶：英雄
資源簡介：本源碼是高速并行乘法器的設(shè)計源碼，開發(fā)軟件為MAX+PLUS.輸入為兩個帶符號的二進制數(shù)
上傳時間： 2015-10-18
上傳用戶：sunjet
資源簡介：乘法器的實現(xiàn)，兩種方法，調(diào)用IPcore及手動編寫，基于ISE軟件下的VHDL語言實現(xiàn)
上傳時間： 2014-01-18
上傳用戶：集美慧
資源簡介：這兩個分別是8位乘法器的VHDL語言的實現(xiàn)，并經(jīng)過個人用QUARTUS的驗證，另外一個是奔騰處理器的設(shè)計思想
上傳時間： 2016-12-26
上傳用戶：kr770906
資源簡介：用HDPLD實現(xiàn)的高速并行乘法器，其輸入為兩個帶符號位的4位二進制數(shù)
上傳時間： 2017-05-16
上傳用戶：rocwangdp
資源簡介：加法器樹乘法器結(jié)合了移位相加乘法器和查找表乘法器的優(yōu)點。它使用的加法器數(shù)目等于操作數(shù)位數(shù)減 1 ，加法器精度為操作數(shù)位數(shù)的2倍，需要的與門數(shù)等于操作數(shù)的平方。 因此 8 位乘法器需要7個15位加法器和64個與門
上傳時間： 2014-01-18
上傳用戶：guanliya
資源簡介：Goldbach s conjecture： Goldbach(哥德巴赫)曾經(jīng)提出了一個這樣的猜想： 對于2000 以內(nèi)的正偶數(shù)都能夠分解為兩個素數(shù)之和。 要求： 該題是一個猜想，我們不去證明它，而是通過編程序來驗證 該猜想是否正確。 輸入： 用戶從鍵盤任意輸入一個自然數(shù)。 輸出： ...
上傳時間： 2013-12-21
上傳用戶：zaizaibang
資源簡介：一元稀疏多項式計算器[加法和乘法] 問題描述： 設(shè)計一元系數(shù)多項式計數(shù)器實現(xiàn)兩個多項式間的加法、減法。 基本要求： （1） 輸入并建立多項式 （2） 輸出多項式，輸出形式為整數(shù)序列：n，c1，e1，c2，e2……cn，en，其中n是多項式的項數(shù)，ci，ei分別為第i項的...
上傳時間： 2013-12-03
上傳用戶：561596
資源簡介：大數(shù)乘法函數(shù)Multiply： 輸入：兩個任意長度的10進制整數(shù)序列字符串，如4567891234567890或者101 輸出：一個10進制整數(shù)序列字符串，為所輸入兩個數(shù)的乘積，如4567891234567890*101=461357014691356890
上傳時間： 2016-05-07
上傳用戶：二驅(qū)蚊器
資源簡介：Description 一個一元多項式可以看作由若干個一元單項式按降冪排列成的線性表。請編寫程序?qū)斎氲膬蓚€一元多項式求積，并輸出求積的結(jié)果。 Input 輸入為兩個一元多項式，每個一元多項式輸入一行，按照降冪依次輸入每個單項式的系數(shù)和指數(shù)，并以-1 -1...
上傳時間： 2016-12-09
上傳用戶：sammi
資源簡介：驗證歌德巴赫猜想 （1）：任何大于6的偶數(shù)都可以表示為兩個素數(shù)之和：如8=5+3 （2）：任何大于5的奇數(shù)都可以表示為三個素數(shù)之和：如：11=3+3+5
上傳時間： 2015-04-25
上傳用戶：chongcongying
資源簡介：此代碼為兩個大整數(shù)的乘法運算，支持無限多位數(shù)的乘法，只要硬件資源允許。
上傳時間： 2013-12-22
上傳用戶：671145514
資源簡介：用VB6創(chuàng)建的家庭地址簿程序。制作該程序的主要目的是用來為家庭中的每個成員存儲個人地址信息。而且該程序的用戶設(shè)定為兩個類型級別：即1管理型、2用戶型
上傳時間： 2013-12-24
上傳用戶：zgu489
資源簡介：此為一個單片機多機通信的程序 有兩個從機一個主機 從機1負責采集溫度并上傳給主機 從機2控制電機轉(zhuǎn)動
上傳時間： 2015-12-07
上傳用戶：無聊來刷下
資源簡介：將小于10000的任意偶數(shù)分解為兩個奇數(shù)
上傳時間： 2014-01-18
上傳用戶：sy_jiadeyi
資源簡介：10個經(jīng)典程序c語言 題目1：809*??=800*??+9*??+1 其中??代表的兩位數(shù),8*??的結(jié)果為兩位數(shù)，9*??的結(jié)果為3位數(shù)。求??代表的兩位數(shù)，及809*??后的結(jié)果
上傳時間： 2014-01-26
上傳用戶：zhyiroy
資源簡介：加減乘除四則運算 對用戶輸入的一個包含兩個十進制的操作數(shù)的加減乘除表達式求出結(jié)果并輸出，對用戶的輸入需要進行有效性判斷。
上傳時間： 2013-11-26
上傳用戶：haohaoxuexi
資源簡介：此為用匯編語言編寫的一個十進制加減計算器的課程設(shè)計。能夠?qū)崿F(xiàn)兩個二位十進制數(shù)的加減運算，并具有友好的界面。
上傳時間： 2016-08-01
上傳用戶：古谷仁美
資源簡介：c語言編譯的計算器 為了方便了解流程,在程序中把計算過程也輸出了.而且棧操作的實現(xiàn)部分也是自己實現(xiàn)的. 程序用兩個棧,optr寄存運算符,opnd寄存操作數(shù)和運算結(jié)果.輸入的表達式以等號結(jié)束,例如:2*(1+2)=
上傳時間： 2016-09-06
上傳用戶：lx9076
資源簡介：這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數(shù)相加的加法器
上傳時間： 2016-09-17
上傳用戶：kelimu
資源簡介：IEC60870-5-101為兩個具有永久連接電路的主站與子站間傳輸基本遠動信息提供了一套通信協(xié)議集。 在某些應(yīng)用中，可能需要在通過數(shù)據(jù)網(wǎng)絡(luò)連接的遠動站之間傳輸相同類型的應(yīng)用報文，這個數(shù)據(jù)網(wǎng)絡(luò)上含有中繼站，可以存儲與轉(zhuǎn)發(fā)報文，并在遠動站之間提供虛電路。...
上傳時間： 2014-01-05
上傳用戶：Thuan
資源簡介：這是將波動方程分解為上行波下行波的源程序 把兩個源代碼放在一起，運行即可了！
上傳時間： 2014-01-23
上傳用戶：1101055045
資源簡介：8位加法樹乘法器,實現(xiàn)兩個8位二進制數(shù)相乘，采用verilog hdl
上傳時間： 2016-12-19
上傳用戶：lhc9102
資源簡介：加法器是實現(xiàn)兩個二進制數(shù)相加運算的 基本單元電路。8 位加法器就是實現(xiàn)兩個8 位 二進制相加,同時加上低位進位的運算電路。
上傳時間： 2016-12-29
上傳用戶：lx9076
