1.4 FPGA的設計工具。
上傳時間： 2013-10-15
上傳用戶：1412904892
可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數字信號處理器 （DSP）。 隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點： 1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。 4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
上傳時間： 2014-12-05
上傳用戶：flg0001
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上傳時間： 2013-11-07
上傳用戶：jasson5678
IEEE 802.15.4是低速率、低功耗的無線個人區域網絡協議標準。分析了IEEE 802.15.4 的特點，在其上設計了輕量級網絡層路由協議并在ZigBit 900平臺上實現。路由協議對AODV進行了簡化，利用MAC層的應答機制檢測鏈路是否連通。最后對路由協議進行了測試，結果表明本路由設計具有良好的性能和擴展性。
上傳時間： 2014-12-28
上傳用戶：cherrytree6
本文采用分圓格方法，設計了一種簡化型具全分集、滿速率特性的四發四收準正交空時分組碼。該準正交空時分組碼不僅比傳統的基于星座調制技術的四發四收準正交空時碼具有更大的分集增益上界，而且比已有的八發一收分圓準正交空時碼在誤碼率和信道容量、以及中斷概率等方面皆具有顯著的優越性。
上傳時間： 2014-12-29
上傳用戶：dragonhaixm
為了有效地平衡編碼效率和抗誤碼能力之間的矛盾，筆者提出了一種自適應FMO編碼方法；可根據圖像的復雜度自適應的選擇編碼所需的FMO模式。仿真結果表明這種FMO編碼方式完全可行，且在運動復雜度頻繁變化時效果更加明顯，完全可應用在環境惡劣的無線信道中。
上傳時間： 2013-10-23
上傳用戶：lyy1234
信號與線性系統分析習題全解(吳大正第4版)
上傳時間： 2014-12-29
上傳用戶：hzakao
物聯網開年第一展――2012 第二屆華東國際物聯網技術及應用展覽會即將于4 月19-21 日在蘇州國際博覽中心召開，現招展工作正式進入最后沖刺階段，各項籌備工作正在緊鑼密鼓地進行；大會經過了近8 個月的宣傳、推廣，展會的規模將有了全新的突破，一個引領物聯網行業趨勢、國際化、品牌化、專業化的物聯網品牌展會；更加全面、直觀的向業界呈現一場物聯網技術交流、產品展示、謀求合作的互動平臺。
上傳時間： 2013-12-29
上傳用戶：wuchunzhong
