設計由555、移位寄存器、D/A轉換器、PLD等器件構成的多路序列信號輸出和階梯波輸出的發生器電路，重點學習555、D/A轉換器及可編程邏輯器件的原理及應用方法。用Proteus軟件仿真；實驗測試技術指標及功能、繪制信號波形。
上傳時間： 2013-11-03
上傳用戶：crazyer
如AD9548數據手冊所述，AD9548的輸入端最多可支持八個獨立參考時鐘信號。八路輸入各有一個專用參考監控器，判斷輸入參考信號的周期是否滿足用戶要求。圖1是參考監控器和必要支持元件的框圖。參考監控器測量輸入參考信號的周期，并聲明信號是過慢還是過快，即表示參考信號有誤。該信息保存在參考狀態寄存器內(各參考監控器具有用戶可讀取的專用狀態寄存器)。雖然參考監控器將既不快也不慢的參考時鐘信號視為正確，但仍會通過AD9548參考驗證邏輯進一步審查。由于八個參考監控器全部相同，圖1僅顯示其中之一。然而應注意，所有八個參考監控器共用相同的采樣時鐘和用戶提供的系統時鐘周期值(TSYS)。
上傳時間： 2014-12-23
上傳用戶：23333
用ad9850激勵的鎖相環頻率合成器山東省濟南市M0P44 部隊Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環頻率合成器實例! 并對該頻率合成器的硬件電路和軟件編程進行了簡要說明#關鍵詞! !!" 鎖相環頻率合成器數據寄存器
上傳時間： 2013-10-18
上傳用戶：hehuaiyu
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)?，F在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2014-01-13
上傳用戶：euroford
計價器
上傳時間： 2013-11-02
上傳用戶：zfyiaaa
數字序列發生器是在數字系統中每個循環周期中，1和0數碼按一定的規則順序排列產生的序列信號電路。移位寄存器中的數據可以在移位脈沖作用下一次逐位右移或左移，數據既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。本文給定序列循環長度為16，用戶自定義輸入序列，并可控制其順序與逆序輸出，利用4個74LS194移位寄存器移位輸出進行設計，完成狀態轉移，并將最終結果顯示出發光二極管上。
上傳時間： 2013-10-29
上傳用戶：fdfadfs
mc9s12xs128編程
上傳時間： 2013-11-17
上傳用戶：llandlu
讀寫內部寄存器，定時報警
標簽： smaRTClock C8051F410 操作
上傳時間： 2013-11-05
上傳用戶：xingisme
本書旨在將3個層次不同型號的PIC系列單片機的特點、結構、指令系統及設計應用技術加以歸納整理，并提供豐富的應用實例，為讀者建立PIC系列單片機的整體概念，為應用PIC系列單片機打下基礎。PIC系列單片機型號眾多，在涉及具體的例子時，本書以中檔的PIC16系列單片機為主。為了使學生畢業后能夠盡快適應實際工作環境，本書介紹了與實用的開發系統最接近的PICMATE 2004精靈版開發系統，并且使用該開發系統隨機贈送的實驗板進行實驗，降低了實驗室的建設成本。 Microchip公司的PIC系列8位單片機是世界上最有影響力的嵌入式微控制器之一。本書旨在對3個層次的內容豐富的PIC系列單片機的設計應用技術歸納整理，為讀者建立PIC單片機的整體概念，為應用PIC系列單片機打下基礎。 全書共分為11章，主要內容包括：單片機概述，PIC單片機概述，PIC 單片機結構，PIC單片機的RISC指令系統，中斷，PIC單片機功能部件及其特殊功能寄存器，PIC單片機的高可靠性和低功耗，PIC單片機程序設計， PIC單片機應用實例，PIC單片機開發系統，實驗。全書針對PIC的中檔機型和實用的開發系統進行介紹，還使用開發系統隨機贈送的實驗板進行實驗，降低了實驗室的建設成本。 本書可作為大專院校計算機應用、自動控制、儀器儀表及機電一體化等專業的教材，也可供相關工程技術人員參考。
上傳時間： 2013-11-04
上傳用戶：leawon947
內容提要： MCS-96單片機的應用系統設計基礎 硬件電路設計,語言的設計基礎,程序分析 PL/M-96可執行語句和程序等等.... 第一章 概述 1.1 單片機應用系統的結構 1.2 MCS-96單片機應用系統設計基礎 1.2.1 引腳功能及外部擴展特性 1.2.2 儲存器及管理 1.2.3 芯片組態寄存器 1.3 MCS-96單片機應用系統的設計與調試 1.3.1 總體設計 1.3.2 硬件電路設計 1.3.3 基本硬件電路調試 1.3.4 軟件設計 1.4 PL/M-96語言特點 第二章 PL/M-96簡單程序分析 2.2 PL/M-96字符集 標示符 注釋 2.2.1 字符集 2.2.2 標示符 保留字和預說明符 2.2.3 注釋 2.3 數據類型和類型說明 2.3.1 數據類型 2.3.2 簡單說明句 2.4 變量 2.4.1 字節 字 和雙字變量 2.4.2 整型 短整型 和長整型變量 2.4.3 實型變量 2.4.4 地址型變量和運算符的地址應用 2.4.5 變量的Fast和Slow屬性及說明 2.4.6 隱含類型轉換 2.5 常數 2.5.1 純數常數 2.5.2 浮點常數 2.5.3 字符串 2.6 表達式及運算規則 2.6.1 操作數 2.6.2 算術運算及其表達式 2.6.3 關系運算及其表達式 2.6.4 邏輯運算及其表達式 2.6.5 表達式的運算順序 2.6.6 常數表達式計算 2.7 數據和結構 2.7.1 數組 2.7.2 結構 ......... .........
上傳時間： 2013-11-19
上傳用戶：chenbhdt
