本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手,研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識(shí)、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對(duì)ARM核的體系結(jié)構(gòu)及特點(diǎn),對(duì)AES算法進(jìn)行了優(yōu)化設(shè)計(jì),提出了從AES算法本身和其結(jié)構(gòu)兩個(gè)方面進(jìn)行優(yōu)化的方法,在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡(jiǎn)單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個(gè)32位的寄存器對(duì)128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì);在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展,即在進(jìn)行每一輪的運(yùn)算過程的同時(shí)算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行;加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個(gè)操作表查詢工作合并成一個(gè)操作表查詢工作,同時(shí)為了使加密代碼在解密代碼中可重用,節(jié)省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設(shè)計(jì),基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境,提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測(cè)試方案,總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則,在集成開發(fā)環(huán)境下對(duì)算法進(jìn)行了實(shí)現(xiàn),分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果,并得劍了正確驗(yàn)證。在性能測(cè)試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法,使算法具有較高的加密速度。
標(biāo)簽: ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時(shí)間: 2013-04-24
上傳用戶:liansi
該課題通過對(duì)開放式數(shù)控技術(shù)的全面調(diào)研和對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究,并針對(duì)國內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢(shì),吸收了世界開放式數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡.該論文主要內(nèi)容如下:首先,通過對(duì)制造業(yè)、開放式數(shù)控系統(tǒng)、運(yùn)動(dòng)控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對(duì)運(yùn)動(dòng)系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對(duì)運(yùn)動(dòng)控制中的一些具體問題,如高速、高精度、運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等,在FPGA上設(shè)計(jì)了功能相互獨(dú)立的四軸運(yùn)動(dòng)控制電路,仔細(xì)規(guī)劃并定義了各個(gè)寄存器的具體功能,設(shè)計(jì)了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等,完全實(shí)現(xiàn)了S-曲線升降速運(yùn)動(dòng)、自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A/B相編碼器倍頻計(jì)數(shù)電路等特殊功能.再次,介紹了DSP在運(yùn)動(dòng)控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對(duì)DSP軟件的具體實(shí)現(xiàn)進(jìn)行了框架性的設(shè)計(jì).然后,根據(jù)光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計(jì)了四路模擬輸出電路;實(shí)現(xiàn)了PCI接口電路的設(shè)計(jì);并針對(duì)常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運(yùn)動(dòng)控制卡強(qiáng)大的運(yùn)動(dòng)控制功能,并針對(duì)激光雕刻行業(yè)進(jìn)行大幅圖形掃描時(shí)需要實(shí)時(shí)處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實(shí)現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進(jìn)行大幅圖形的實(shí)時(shí)處理.
標(biāo)簽: FPGA DSP 運(yùn)動(dòng)控制
上傳時(shí)間: 2013-06-09
上傳用戶:youlongjian0
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展,RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開始得到了廣泛的應(yīng)用,特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上,總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu),包括總線結(jié)構(gòu),流水線處理的原理,以及流水線數(shù)據(jù)通路和流水線控制的原理;并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器,這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu),能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作,以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗(yàn)證,證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集,運(yùn)行速度能達(dá)到30MHz,功能良好。 通過對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上,該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程,大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過程中還提出了兩個(gè)有效的設(shè)計(jì)思路:第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來設(shè)計(jì),減少了傳輸延時(shí),提高了運(yùn)行速度,并大大減少了對(duì)FPGA內(nèi)部資源的占用;第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法,使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件,以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問題,提高了處理器的性能。
上傳時(shí)間: 2013-07-21
上傳用戶:caozhizhi
用戶對(duì)寬帶無線接入業(yè)務(wù)、尤其是對(duì)于寬帶無線化以及移動(dòng)化的需求日益增加,使無線寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運(yùn)而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點(diǎn)。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話技術(shù)。WiMAX未來將進(jìn)入蜂窩電話、筆記本電腦和機(jī)頂盒等應(yīng)用中。 本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機(jī)中信道解調(diào)芯片中的自動(dòng)增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動(dòng)增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過對(duì)一個(gè)步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對(duì)WiMAX接收機(jī)內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對(duì)AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對(duì)AGC電路做了詳盡解說并對(duì)參數(shù)進(jìn)行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗(yàn)證的結(jié)果。通過SPW對(duì)AGC進(jìn)行了單獨(dú)的性能測(cè)試,并結(jié)合整個(gè)系統(tǒng)的性能測(cè)試來說明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測(cè)試中,可以證明用Verilog實(shí)現(xiàn)后AGC也同樣能較好的工作。 本文實(shí)現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對(duì)WiMAX系統(tǒng)的自動(dòng)增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號(hào)的特點(diǎn),能夠滿足WiMAX系統(tǒng)的要求。同時(shí),由于各種關(guān)鍵參數(shù)設(shè)計(jì)為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。
上傳時(shí)間: 2013-04-24
上傳用戶:zhanditian
低密度校驗(yàn)碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中,包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè),分別是結(jié)合準(zhǔn)循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮,提出了一種切實(shí)可行的基于二次擴(kuò)展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn),結(jié)合RU算法,提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法,是通過對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展(Pex,Permutation Expansion)和循環(huán)移位擴(kuò)展(CSEx,Cyclic Shift Expansion)實(shí)現(xiàn)的。在此基礎(chǔ)上,為了實(shí)現(xiàn)可變碼長、可變碼率,一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于,固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變,支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子,使得譯碼器結(jié)構(gòu)得以精簡(jiǎn);構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實(shí)現(xiàn);(偽)隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實(shí)現(xiàn)復(fù)雜度近似與碼長成正比??紤]到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu),由原先RU算法的6級(jí)降低為4級(jí);為了縮短編碼延時(shí),設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì):相比RU算法,新方案對(duì)可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測(cè)表明,上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展??鐚勇?lián)合編碼的構(gòu)造方法,及其對(duì)應(yīng)的編碼算法,也必將成為信道編碼理論未來的研究重點(diǎn)。
上傳時(shí)間: 2013-07-26
上傳用戶:qoovoop
隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟,計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷,PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡,成為數(shù)據(jù)采集的主流。為了簡(jiǎn)化PCI數(shù)據(jù)采集卡結(jié)構(gòu),提高數(shù)據(jù)采集可靠性,本文研究并開發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對(duì)PCI對(duì)目標(biāo)設(shè)備數(shù)據(jù)采集卡實(shí)現(xiàn)的原理和方法進(jìn)行了深入研究,設(shè)計(jì)了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路,通過在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分,構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊(duì)列等模塊電路。利用ModelSim對(duì)PCI系統(tǒng)進(jìn)行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計(jì),最終制作了PCI數(shù)據(jù)采集卡。 論文針對(duì)PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求,研究了WDM設(shè)備驅(qū)動(dòng)軟件、Windows環(huán)境的簡(jiǎn)易虛擬示波器以及簡(jiǎn)易虛擬邏輯儀實(shí)現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺(tái),開發(fā)了WDM設(shè)備驅(qū)動(dòng)程序。實(shí)現(xiàn)了Windows環(huán)境的簡(jiǎn)易虛擬示波器,和簡(jiǎn)易虛擬邏輯儀。系統(tǒng)測(cè)試結(jié)果表明該系統(tǒng)設(shè)計(jì)正確,系統(tǒng)運(yùn)行穩(wěn)定,功能和指標(biāo)達(dá)到了設(shè)計(jì)要求。
標(biāo)簽: FPGA PCI 數(shù)據(jù)采集卡
上傳時(shí)間: 2013-07-22
上傳用戶:z754970244
體視攝像顯示技術(shù)的研究以應(yīng)用于微創(chuàng)傷外科的光電醫(yī)療儀器——三維電視內(nèi)窺鏡的開發(fā)與研制為背景,設(shè)計(jì)研究一種基于FPGA技術(shù)的立體顯示系統(tǒng),以滿足三維立體內(nèi)窺鏡、戰(zhàn)場(chǎng)立體觀察系統(tǒng)和立體電影等設(shè)備的技術(shù)要求。 主要研究?jī)?nèi)容是對(duì)體視攝像顯示系統(tǒng)的進(jìn)行硬件電路設(shè)計(jì)、VerilogHDL 語言的軟件編程、并采用MCU(Micro Control IJnit)的I
上傳時(shí)間: 2013-05-30
上傳用戶:壞天使kk
本文利用Verilog HDL語言在FPGA上實(shí)現(xiàn)IC總線的規(guī)范,又簡(jiǎn)要介紹了Quartus Ⅱ設(shè)計(jì)環(huán)境和設(shè)計(jì)方法,以及FPGA的設(shè)計(jì)流程。在此基礎(chǔ)上,重點(diǎn)介紹了I
上傳時(shí)間: 2013-04-24
上傳用戶:ajaxmoon
隨著多媒體技術(shù)發(fā)展,數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。圖像處理作為一種重要的現(xiàn)代技術(shù),已經(jīng)廣泛應(yīng)用于軍事指揮、大視場(chǎng)展覽、跟蹤雷達(dá)、電視會(huì)議、導(dǎo)航等眾多領(lǐng)域。因而,實(shí)現(xiàn)高分辨率高幀率圖像實(shí)時(shí)處理的技術(shù)不僅具有廣泛的應(yīng)用前景,而且對(duì)相關(guān)領(lǐng)域的發(fā)展也具有深遠(yuǎn)意義。 大視場(chǎng)可視化系統(tǒng)由于屏幕尺寸很大,只有在特制的曲面屏幕上才能使細(xì)節(jié)得到充分地展現(xiàn)。為了在曲面屏幕上正確的顯示圖像,需要在投影前實(shí)時(shí)地對(duì)圖像進(jìn)行幾何校正和邊緣融合。而現(xiàn)場(chǎng)可編程門陣列(FPGA)則是用硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇,基于FPGA的圖像處理技術(shù)是世界范圍內(nèi)廣泛關(guān)注的研究領(lǐng)域。 本課題的主要工作就是設(shè)計(jì)一個(gè)以FPGA為核心的硬件系統(tǒng),該系統(tǒng)可對(duì)高分辨率高刷新率(1024*768@60Hz)的視頻圖像實(shí)時(shí)地進(jìn)行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理,然后提出了基于FPGA的大視場(chǎng)實(shí)時(shí)圖像融合處理系統(tǒng)的設(shè)計(jì)方案和模塊功能劃分。系統(tǒng)分為算法與軟件設(shè)計(jì),硬件電路設(shè)計(jì)和FPGA邏輯設(shè)計(jì)三個(gè)大的部分。本論文主要負(fù)責(zé)FPGA的邏輯設(shè)計(jì)。圍繞FPGA的邏輯設(shè)計(jì),論文先介紹了系統(tǒng)涉及的關(guān)鍵技術(shù),以及使用Verilog語言進(jìn)行邏輯設(shè)計(jì)的基本原則。 論文重點(diǎn)對(duì)FPGA內(nèi)部模塊設(shè)計(jì)進(jìn)行了詳細(xì)的闡述。仲裁與控制模塊是頂模塊的主體部分,主要實(shí)現(xiàn)系統(tǒng)狀態(tài)機(jī)和時(shí)序控制;參數(shù)表模塊主要實(shí)現(xiàn)SDRAM存儲(chǔ)器的控制器接口,用于圖像處理時(shí)讀取參數(shù)信息。圖像處理模塊是整個(gè)系統(tǒng)的核心,通過調(diào)用FPGA內(nèi)嵌的XtremeDSP模塊,高速地完成對(duì)圖像數(shù)據(jù)的乘累加運(yùn)算。最后論文提出并實(shí)現(xiàn)了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經(jīng)過對(duì)寄存器傳輸級(jí)VerilogHDL代碼的綜合和仿真,結(jié)果表明,本文所設(shè)計(jì)的系統(tǒng)可以應(yīng)用在大視場(chǎng)可視化系統(tǒng)中完成對(duì)高分辨率高幀率圖像的實(shí)時(shí)處理。
標(biāo)簽: FPGA 實(shí)時(shí)圖像 處理系統(tǒng)
上傳時(shí)間: 2013-05-19
上傳用戶:戀天使569
本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性;實(shí)現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計(jì);對(duì)兩種不同類型的FPGA-CPU進(jìn)行了實(shí)際調(diào)試,對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了分析。 在硬件方面,為了控制和檢測(cè)FPGA-CPU,設(shè)計(jì)并實(shí)現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲(chǔ)器電路等;完成了各種外圍設(shè)備接口的設(shè)計(jì);實(shí)現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計(jì)。 在軟件方面,設(shè)計(jì)了調(diào)試監(jiān)控軟件,完成了對(duì)FPGA-CPU運(yùn)行的控制和信號(hào)狀態(tài)的監(jiān)測(cè)。這些信號(hào)包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等;實(shí)現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時(shí)鐘調(diào)試、單步調(diào)試和軟件斷點(diǎn)多種調(diào)試模式。此外,設(shè)計(jì)了專用的編譯軟件,實(shí)現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯,提高了調(diào)試效率。 本文作者在實(shí)現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上,對(duì)兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實(shí)際調(diào)試。調(diào)試結(jié)果表明,這種基于IP核的可復(fù)用設(shè)計(jì)技術(shù),能夠在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接,能夠有效地調(diào)試FPGA-CPU。
標(biāo)簽: FPGACPU Nios 調(diào)試 技術(shù)研究
上傳時(shí)間: 2013-05-19
上傳用戶:xinyuzhiqiwuwu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1