作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計驗證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設(shè)計中能夠按照其功能和時序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計有了一個直觀的認(rèn)識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計作為重點給出了流水線處理器設(shè)計的方法。結(jié)束總體設(shè)計并完成仿真后，并不能代表設(shè)計的正確性，它還需要我們在實際的硬件平臺上進(jìn)行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計流程。VEGA的FPGA平臺是一完整的計算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進(jìn)行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設(shè)計到最后的FPGA驗證，VEGA完成了其邏輯設(shè)計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計的設(shè)計要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計
上傳時間： 2013-07-07
上傳用戶：標(biāo)點符號
現(xiàn)代IC設(shè)計中，隨著設(shè)計規(guī)模的擴(kuò)大和復(fù)雜度的增長，驗證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計中，很難用單一的驗證方法來對復(fù)雜芯片進(jìn)行有效的驗證，為了將設(shè)計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計過程中，使用了多種驗證技術(shù)和方法，并將FPGA驗證作為ASIC驗證的重要補(bǔ)充，加強(qiáng)了設(shè)計正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
usbasp驅(qū)動(適用于64位win7)
上傳時間： 2013-08-01
上傳用戶：hanwu
我的機(jī)器就是win7 64位系統(tǒng)，之前USB轉(zhuǎn)串口一直不好使，后來在網(wǎng)上查到這個安裝上就好使！這個應(yīng)該是對大多win7系統(tǒng)都適用的！但凡事都有例外，不排除不好使的可能性！
標(biāo)簽： win7 USB 轉(zhuǎn)串口
上傳時間： 2013-04-24
上傳用戶：acon
一個64位編碼解碼的動態(tài)連接庫的例子
標(biāo)簽： 編碼解碼 動態(tài)連接庫
上傳時間： 2015-01-05
上傳用戶：frank1234
DCT快速算法64位的C語言實現(xiàn)，乘法次數(shù)目前最少，可嵌入解碼器使用
上傳時間： 2013-12-17
上傳用戶：wang5829
與 Cast128 算法二進(jìn)制兼容的加密算法,64位塊加密,加密匙可到128位
上傳時間： 2014-10-26
上傳用戶：懶龍1988
一個64位的Des加/解密算法。主要完成對字符串的加解密。當(dāng)然略加處理也可以進(jìn)行文件的加解密。
上傳時間： 2013-12-08
上傳用戶：王楚楚
64位以內(nèi)Rabin-Miller 強(qiáng)偽素數(shù)測試和Pollard rho 因數(shù)分解算法的實現(xiàn)
標(biāo)簽： Rabin-Miller Pollard rho 測試
上傳時間： 2014-07-26
上傳用戶：569342831
此加解密算法DES使用56位密鑰對64位的數(shù)據(jù)塊進(jìn)行加密，并對64位的數(shù)據(jù)塊進(jìn)行16輪編碼。
上傳時間： 2013-11-30
上傳用戶：skfreeman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
