由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.
標簽： 寄存器 補碼 全加器 單脈沖
上傳時間： 2013-12-24
上傳用戶：bjgaofei
利用Matlab編寫求取4級移位寄存器的M序列 設初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.
標簽： Matlab 序列 移位寄存器 編寫
上傳時間： 2016-02-14
上傳用戶：tfyt
高性能、低功耗的 AVR® 8 位微處理器 • 先進的 RISC 結構 – 133 條指令 – 大多數可以在一個時鐘周期內完成 – 32 x 8 通用工作寄存器 + 外設控制寄存器 – 全靜態工作 – 工作于16 MHz 時性能高達16 MIPS
標簽： 8226 RISC AVR 133
上傳時間： 2016-08-11
上傳用戶：趙云興
偽隨機序列產生器－代進位反饋移位寄存器，verilog hdl 原代碼。
標簽： 偽隨機序列 產生器 進位 反饋移位寄存器
上傳時間： 2014-09-05
上傳用戶：xymbian
偽隨機序列產生器－filtered 代進位反饋移位寄存器，verilog hdl 原代碼。
標簽： filtered 偽隨機序列 產生器 進位
上傳時間： 2016-12-04
上傳用戶：愛死愛死
偽隨機序列產生器－代進位反饋移位寄存器，matlab 原代碼。
上傳用戶：520
偽隨機序列產生器－filtered 代進位反饋移位寄存器，matlab 原代碼。
上傳用戶：iswlkje
改程序的設計的是帶有并行置位的移位寄存器
標簽： 程序 并行 移位寄存器
上傳時間： 2013-12-27
上傳用戶：冇尾飛鉈
并入串出移位寄存器和8路并行輸出串行移位寄存器的VHDL代碼，經Quartus II 5.1驗證可用
標簽： VHDL 移位寄存器 8路 并行
上傳時間： 2013-12-26
上傳用戶：D&L37
16位帶有并行預置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數據使能信號，QB是串行輸出端口
標簽： vhdl 移位寄存器
上傳時間： 2013-04-24
上傳用戶：diamondsGQ
蟲蟲下載站版權所有 京ICP備2021023401號-1
