日本不卡二三区,免费毛片在线看片免费丝瓜视频 ,亚洲国产精品一区二区第四页av

8P8C網(wǎng)(wǎng)口規(guī)(guī)格書

51串口通信計(jì)算器

51串口通信計(jì)算器、51串口通信計(jì)算器方便實(shí)用！！！

標(biāo)簽： 串口通信計(jì)算器

上傳時(shí)間： 2013-05-18

上傳用戶：ziyu_job1234
FPGA的串口通信

fpga與串口的不匹配問題的解決，通過這個(gè)實(shí)例做了一個(gè)講解。

標(biāo)簽： FPGA 串口通信

上傳時(shí)間： 2013-05-17

上傳用戶：qwe1234
51單片機(jī)串口通信

了解51單片機(jī)的串口通信的原理，以及如何去編程

標(biāo)簽： 51單片機(jī) 串口通信

上傳時(shí)間： 2013-06-01

上傳用戶：rishian
在PC上用并行口模擬I2C總線的C源代碼

在微機(jī)上模擬I2C總線的設(shè)計(jì)，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。

標(biāo)簽： I2C 并行口模擬總線

上傳時(shí)間： 2013-07-14

上傳用戶：xuanchangri
采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序

采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序

標(biāo)簽： 狀態(tài) 消息機(jī)制串口接收程序

上傳時(shí)間： 2013-04-24

上傳用戶：huangping588
FPGA可配置端口電路的設(shè)計(jì)

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動(dòng)，完成對芯片的測試功能以及對芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對芯片電路測試設(shè)計(jì)的要求。 4.對于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口電路

上傳時(shí)間： 2013-06-03

上傳用戶：aa54
用虛擬串口仿真LPC2138（UART0）

用虛擬串口仿真LPC2138（UART0），ARM仿真教程，適合初學(xué)者，沒有上操作系統(tǒng)，裸奔程序，里面有源代碼與proteus仿真模型^_^

標(biāo)簽： UART0 2138 LPC 虛擬串口

上傳時(shí)間： 2013-05-27

上傳用戶：pinksun9
基于并行口的微步進(jìn)電機(jī)控制系統(tǒng)

·摘　要:本文介紹基于計(jì)算機(jī)并行端口的微型步進(jìn)電機(jī)控制系統(tǒng)。針對雙極型兩相步進(jìn)電機(jī)，設(shè)計(jì)了由集成音頻功率放大器TDA1521組成的步進(jìn)電機(jī)平衡橋式功率驅(qū)動(dòng)電路；由計(jì)算機(jī)并行端口的數(shù)據(jù)端口組成步進(jìn)電機(jī)的脈沖分配器，由軟件實(shí)現(xiàn)步進(jìn)電機(jī)的脈沖分配、電機(jī)的速度控制和斷電相位記憶功能，通過對數(shù)據(jù)端口的擴(kuò)展實(shí)現(xiàn)對6個(gè)步進(jìn)電機(jī)的控制。

標(biāo)簽： 并行口步進(jìn)電機(jī) 控制系統(tǒng)

上傳時(shí)間： 2013-07-15

上傳用戶：lepoke
w24cxx并口i2c讀寫軟件使用說明

24CXX讀寫軟件應(yīng)用電路及并口讀寫器制作

標(biāo)簽： w24 cxx i2c 24

上傳時(shí)間： 2013-06-26

上傳用戶：ggwz258
TS201 LINK口通信的關(guān)鍵設(shè)計(jì)與實(shí)現(xiàn)

·摘要：針對DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯(cuò)誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點(diǎn),在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實(shí)際應(yīng)用,提出了設(shè)計(jì)LINK口通信的關(guān)鍵要求,給出設(shè)計(jì)的要點(diǎn),設(shè)計(jì)與實(shí)現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX60)與TS201 LINK口互連,得到了實(shí)際測試結(jié)果;結(jié)果表明,所設(shè)計(jì)的LINK口互連具備的優(yōu)點(diǎn)有

標(biāo)簽： LINK nbsp 201 TS

上傳時(shí)間： 2013-06-08

上傳用戶：417313137