极品尤物久久久av免费看,成人一级福利,日韩av福利

8P8C網(wǎng)口規(guī)格書

1.5_串口調(diào)試助手.rar

一個很好而小巧的串口調(diào)試助手，支持常用的300-115200bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），可以任意設(shè)定自動發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件，能發(fā)送任意大小的文本文件。

標(biāo)簽： 1.5 串口調(diào)試助手

上傳時間： 2013-06-25

上傳用戶：z1191176801
串口TT.rar

偉納電子開發(fā)的串口調(diào)試軟件，功能強(qiáng)大，使用方便。

標(biāo)簽： TT 串口

上傳時間： 2013-04-24

上傳用戶：afeiafei309
多端口主從式多機(jī)通信系統(tǒng)的研究

利用端口串行通信接口卡來擴(kuò)展多個串行口是解決工業(yè)過程中集散控制系統(tǒng)的一種有效方法,文中介紹了利用MOXA公司生產(chǎn)的8端口串行通信接口板在PC機(jī)與89C51單片機(jī)之間進(jìn)行串行通信的擴(kuò)展方法,給出了使用多

標(biāo)簽： 多端口多機(jī)通信

上傳時間： 2013-07-20

上傳用戶：風(fēng)之驕子
51串口通信計(jì)算器

51串口通信計(jì)算器、51串口通信計(jì)算器方便實(shí)用！！！

標(biāo)簽： 串口通信計(jì)算器

上傳時間： 2013-05-18

上傳用戶：ziyu_job1234
FPGA的串口通信

fpga與串口的不匹配問題的解決，通過這個實(shí)例做了一個講解。

標(biāo)簽： FPGA 串口通信

上傳時間： 2013-05-17

上傳用戶：qwe1234
51單片機(jī)串口通信

了解51單片機(jī)的串口通信的原理，以及如何去編程

標(biāo)簽： 51單片機(jī) 串口通信

上傳時間： 2013-06-01

上傳用戶：rishian
在PC上用并行口模擬I2C總線的C源代碼

在微機(jī)上模擬I2C總線的設(shè)計(jì)，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。

標(biāo)簽： I2C 并行口模擬總線

上傳時間： 2013-07-14

上傳用戶：xuanchangri
采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序

采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序

標(biāo)簽： 狀態(tài) 消息機(jī)制串口接收程序

上傳時間： 2013-04-24

上傳用戶：huangping588
FPGA可配置端口電路的設(shè)計(jì)

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時序的仿真。達(dá)到對芯片電路測試設(shè)計(jì)的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時序的仿真。滿足設(shè)計(jì)要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達(dá)到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口電路

上傳時間： 2013-06-03

上傳用戶：aa54
用虛擬串口仿真LPC2138（UART0）

用虛擬串口仿真LPC2138（UART0），ARM仿真教程，適合初學(xué)者，沒有上操作系統(tǒng)，裸奔程序，里面有源代碼與proteus仿真模型^_^

標(biāo)簽： UART0 2138 LPC 虛擬串口

上傳時間： 2013-05-27

上傳用戶：pinksun9