看raw影像的程式(8bits灰階的raw影像)
上傳時間： 2015-03-01
上傳用戶：yepeng139
VHDL實現(xiàn)128bitAES加密算法 LOW AREA節(jié)約成本的實現(xiàn) DATA FLOW為8bits
上傳時間： 2015-12-05
上傳用戶：yan2267246
16bit CRC for 8bits data
上傳時間： 2017-05-06
上傳用戶：xzt
2.0-R61503B 8bits TFT彩屏驅(qū)動程序，包含觸摸測試，刷屏測試，顯示文字，顯示圖片
上傳時間： 2022-04-22
上傳用戶：bluedrops
數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當(dāng)時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計，數(shù)據(jù)處理模塊軟件的設(shè)計，以及DSO的GPIB擴展接口邏輯模塊的設(shè)計。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標簽： FPGA 高速實時數(shù) 字存儲 示波器
上傳時間： 2013-07-07
上傳用戶：asdkin
第1 章 體系結(jié)構(gòu) ARM經(jīng)典300問與答第1 問:Q:請問在初始化CPU 堆棧的時候一開始在執(zhí)行mov r0, LR 這句指令時處理器是什么模式A:復(fù)位后的模式,即管理模式.第2 問:Q:請教:MOV 中的8 位圖立即數(shù),是怎么一回事 0xF0000001 是怎么來的A:是循環(huán)右移,就是一個0—255 之間的數(shù)左移或右移偶數(shù)位的來的,也就是這個數(shù)除以4一直除, 直到在0-255 的范圍內(nèi)它是整數(shù)就說明是可以的!A:8 位數(shù)(0-255)循環(huán)左移或循環(huán)右移偶數(shù)位得到的,F0000001 既是0x1F 循環(huán)右移4 位,符合規(guī)范,所以是正確的.這樣做是因為指令長度的限制,不可能把32 位立即數(shù)放在32 位的指令中.移位偶數(shù)也是這個原因.可以看一看ARM 體系結(jié)構(gòu)(ADS 自帶的英文文檔)的相關(guān)部分.第3 問:Q:請教:《ARM 微控制器基礎(chǔ)與實戰(zhàn)》2.2.1 節(jié)關(guān)于第2 個操作數(shù)的描述中有這么一段:#inmed_8r 常數(shù)表達式.該常數(shù)必須對應(yīng)8 位位圖,即常熟是由一個8 位的常數(shù)循環(huán)移位偶數(shù)位得到.合法常量:0x3FC,0,0xF0000000,200,0xF0000001.非法常量:0x1FE,511,0xFFFF,0x1010,0xF0000010.常數(shù)表達式應(yīng)用舉例:......LDR R0,[R1],#-4 ;讀取 R1 地址上的存儲器單元內(nèi)容,且 R1 = R1-4針對這一段,我的疑問:1. 即常數(shù)是由一個8 位的常數(shù)循環(huán)移位偶數(shù)位得到,這句話如何理解2. 該常數(shù)必須對應(yīng)8 位位圖,既然是8 位位圖,那么取值為0-255,怎么0x3FC 這種超出255 的數(shù)是合法常量呢3. 所舉例子中,合法常量和非法常量是怎么區(qū)分的 如0x3FC 合法,而0x1FE 卻非法0xF0000000,0xF0000001 都合法,而0xF0000010 又變成了非法4. 對于匯編語句 LDR R0,[R1],#-4,是先將R1 的值減4 結(jié)果存入R1,然后讀取R1 所指單元的 值到R0,還是先讀取R1 到R0,然后再將R1 減4 結(jié)果存入R1A:提示,任何常數(shù)都可用底數(shù)*2 的n 次冪 來表示.1. ARM 結(jié)構(gòu)中,只有8bits 用來表示底數(shù),因此底數(shù)必須是8 位位圖.2. 8 位位圖循環(huán)之后得到常數(shù),并非只能是8 位.3. 0xF0000010 底數(shù)是9 位,不能表示.4. LDR R0, [R1], #-4 是后索引,即先讀,再減.可以看一看ARM 體系結(jié)構(gòu)對相關(guān)尋址方式的說明.
上傳時間： 2013-11-22
上傳用戶：1109003457
ADPCM(Adaptive Differential Pulse Code Modulation)，是一種針對 16bits( 或8bits或者更高) 聲音波形數(shù)據(jù)的一種有損壓縮算法,它將聲音流中每次采樣的 16bit 數(shù)據(jù)以 4bit 存儲,所以壓縮比 1:4. 而且壓縮/解壓縮算法非常簡單,所以是一種低空間消耗，高質(zhì)量高效率聲音獲得的好途徑。保存聲音的數(shù)據(jù)文件后綴名為 .AUD 的大多用ADPCM 壓縮。
標簽： Differential Modulation Adaptive ADPCM
上傳時間： 2016-05-24
上傳用戶：wangdean1101
本程序用于MICROCHIP 24LC64 EEPROM的讀寫。本程序不使用芯片級聯(lián)方式， 請將A0，A1，A2 管腳接至低電平。本程序使用IOC6作為SDA，IOC7作為SCL。 程序中的地址空間最大可至64K：24LC00-16-0，24LC01-128-8，24LC02-256-8， 24LC04-512-16，24LC08-1K-16，24LC16-2K-32，24LC32-4K-32，24LC64-8K-32， 24LC128-16K-64，24LC256-32K-64，24LC512-64K-128，讀寫數(shù)據(jù)均為8bits。 以上器件的格式為（型號-地址空間-頁大小）不同器件的頁大小不同，因此頁寫 程序需作相應(yīng)修改，其他字節(jié)寫，隨機讀以及順序讀程序均相同
上傳時間： 2016-11-07
上傳用戶：kytqcool
主控: STM32F103ZET6液晶屏: 4.3寸TFT480×272 65K彩色LCD顯示屏 FSMCAD: 12位1MHz采樣速率最高實時取樣率：1Msps 8bits取樣緩沖器深度：5K
上傳時間： 2022-06-13
上傳用戶：aben
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
