痴汉一区二区三区,日本高清不卡视频,狠狠色综合一区二区

A率

常用D/A轉換器和A/D轉換器介紹

　　常用D/A轉換器和A/D轉換器介紹　　下面我們介紹一下其它常用D/A轉換器和 A/D 轉換器，便于同學們設計時使用。　　1. DAC0808 　　圖 1 所示為權電流型 D/A 轉換器 DAC0808 的電路結構框圖。用 DAC0808 這類器件構成的 D/A轉換器，需要外接運算放大器和產生基準電流用的電阻。DAC0808 構成的典型應用電路如圖2 所示。

標簽： 轉換器

上傳時間： 2014-12-23

上傳用戶：zhenyushaw
4-20mA~0-5V兩通道模擬信號隔離采集A D轉換器

isoad系列產品實現傳感器和主機之間的信號安全隔離和高精度數字采集與傳輸，廣泛應用于rs-232/485總線工業自動化控制系統，4-20ma / 0-10v信號測量、監視和控制，小信號的測量以及工業現場信號隔離及長線傳輸等遠程監控場合。通過軟件的配置，可接入多種傳感器類型，包括電流輸出型、電壓輸出型、以及熱電偶等等。產品內部包括電源隔離，信號隔離、線性化，a/d轉換和rs-485串行通信等模塊。每個串口最多可接256只iso ad系列模塊，通訊方式采用ascii 碼字符通訊協議或modbus rtu通訊協議，其指令集兼容于adam模塊，波特率可由用戶設置，能與其他廠家的控制模塊掛在同一rs-485總線上，便于主機編程。 isoad系列產品是基于單片機的智能監測和控制系統，所有用戶設定的校準值，地址，波特率，數據格式，校驗和狀態等配置信息都儲存在非易失性存儲器eeprom里。 isoad系列產品按工業標準設計、制造，信號輸入 / 輸出之間隔離，可承受3000vdc隔離電壓，抗干擾能力強，可靠性高。工作溫度范圍- 45℃～+80℃。

標簽： 20 mA D轉換模擬信號

上傳時間： 2013-11-23

上傳用戶：comer1123
室內線陣CCD交匯測量捕獲率分析

針對室內CCD交匯測量的試驗環境，通過添加輔助光源照明，在基于CCD立靶測量原理的條件下，分析了室內立靶影響捕獲率的原因，并建立了室內立靶的捕獲率模型。該模型能夠為室內立靶測量系統的捕獲率計算和研究提供依據。同時，對立靶捕獲率進行了仿真分析，仿真結果表明，該系統的捕獲率能夠達到90%。

標簽： CCD 線陣測量分

上傳時間： 2013-10-17

上傳用戶：13160677563
基于USB的高清彩色CCD圖像采集系統

提出一種基于USB的彩色CCD高清圖像采集系統設計方案。圖像數據的來源采用的是SONY公司的 ICX205AK芯片，結合USB2.0接口，復雜可編程邏輯器件CPLD設計了一個高速的彩色CCD圖像采集系統。文中詳細闡述了系統內不同模塊的硬件電路設計思路和軟件運行流程。整個系統由電源系統、CCD傳感器、A/D模數轉換器、CPLD控制器、USB2.0高速接口、上位機控制程序等各個部分組成。本系統的硬件電路可以協調正常工作完成分辨率為140萬的高清圖像采集，最高采集幀率達7.5 frame/s。

標簽： USB CCD 彩色圖像采集系統

上傳時間： 2013-10-24

上傳用戶：tianming222
高精度Delta-Sigma A/D轉換器原理及其應用

本次在線座談主要介紹TI的高精度Delta-Sigma A/D轉換器的原理及其應用，Delta-Sigma A/D轉換器在稱重儀器中，大量采用比例測量方法。

標簽： Delta-Sigma 高精度轉換器

上傳時間： 2013-10-17

上傳用戶：zhqzal1014
DAC技術用語 (D/A Converters Defini

Differential Nonlinearity: Ideally, any two adjacent digitalcodes correspond to output analog voltages that are exactlyone LSB apart. Differential non-linearity is a measure of theworst case deviation from the ideal 1 LSB step. For example,a DAC with a 1.5 LSB output change for a 1 LSB digital codechange exhibits 1⁄2 LSB differential non-linearity. Differentialnon-linearity may be expressed in fractional bits or as a percentageof full scale. A differential non-linearity greater than1 LSB will lead to a non-monotonic transfer function in aDAC.Gain Error (Full Scale Error): The difference between theoutput voltage (or current) with full scale input code and theideal voltage (or current) that should exist with a full scale inputcode.Gain Temperature Coefficient (Full Scale TemperatureCoefficient): Change in gain error divided by change in temperature.Usually expressed in parts per million per degreeCelsius (ppm/°C).Integral Nonlinearity (Linearity Error): Worst case deviationfrom the line between the endpoints (zero and full scale).Can be expressed as a percentage of full scale or in fractionof an LSB.LSB (Lease-Significant Bit): In a binary coded system thisis the bit that carries the smallest value or weight. Its value isthe full scale voltage (or current) divided by 2n, where n is theresolution of the converter.Monotonicity: A monotonic function has a slope whose signdoes not change. A monotonic DAC has an output thatchanges in the same direction (or remains constant) for eachincrease in the input code. the converse is true for decreasing codes.

標簽： Converters Defini DAC

上傳時間： 2013-10-30

上傳用戶：stvnash
ADC轉換器技術用語 (A/D Converter Defi

ANALOG INPUT BANDWIDTH is a measure of the frequencyat which the reconstructed output fundamental drops3 dB below its low frequency value for a full scale input. Thetest is performed with fIN equal to 100 kHz plus integer multiplesof fCLK. The input frequency at which the output is −3dB relative to the low frequency input signal is the full powerbandwidth.APERTURE JITTER is the variation in aperture delay fromsample to sample. Aperture jitter shows up as input noise.APERTURE DELAY See Sampling Delay.BOTTOM OFFSET is the difference between the input voltagethat just causes the output code to transition to the firstcode and the negative reference voltage. Bottom Offset isdefined as EOB = VZT–VRB, where VZT is the first code transitioninput voltage and VRB is the lower reference voltage.Note that this is different from the normal Zero Scale Error.CONVERSION LATENCY See PIPELINE DELAY.CONVERSION TIME is the time required for a completemeasurement by an analog-to-digital converter. Since theConversion Time does not include acquisition time, multiplexerset up time, or other elements of a complete conversioncycle, the conversion time may be less than theThroughput Time.DC COMMON-MODE ERROR is a specification which appliesto ADCs with differential inputs. It is the change in theoutput code that occurs when the analog voltages on the twoinputs are changed by an equal amount. It is usually expressed in LSBs.

標簽： Converter Defi ADC 轉換器

上傳時間： 2013-11-12

上傳用戶：pans0ul
時鐘分相技術應用

摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。關鍵詞: 時鐘分相技術; 應用中圖分類號: TN 79　　文獻標識碼:A 　　文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處理。 1　時鐘分相技術我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就可以提高為原來的4 倍(如圖1b 所示)。以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。近年來半導體技術的發展, 使高質量的分相功能在一片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都比較小。因此在我們的設計中, 通常用一個低頻、高精度的晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分相時鐘。這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2　應用實例 2. 1　應用在接入網中在通訊系統中, 由于要減少傳輸上的硬件開銷, 一般以串行模式傳輸圖3　時鐘分為4 個相位數據, 與其同步的時鐘信號并不傳輸。但本地接收到數據時, 為了準確地獲取數據, 必須得到數據時鐘, 即要獲取與數據同步的時鐘信號。在接入網中, 數據傳輸的結構如圖2 所示。數據以68MBös 的速率傳輸, 即每個bit 占有14. 7ns 的寬度, 在每個數據幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分相, 成功地實現了同步時鐘的獲取, 這部分電路目前已實際地應用在某通訊系統的接入網中。 2. 2　高速數據采集系統中的應用高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部分。高速的ADC 價格昂貴, 而且系統設計難度很高。以前就有人考慮使用多個低速圖5　分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較大的孔徑晃動(Aperture J itters) , 無法達到很好的時間分辨。現在使用時鐘分相芯片, 我們可以把分相技術應用在高速數據采集系統中: 以4 分相后圖6　分相技術提高系統的數據采集率的80MHz 采樣時鐘分別作為ADC 的轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。在每一采集通道中, 輸入信號經過緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個采集通道采集的是同一信號, 不過采樣點依次相差90°相位。通過存儲器中的數據重組, 可以使系統時鐘為80MHz 的采集系統達到320MHz 數據采集率(如圖6 所示)。 3　總結靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并避免了高速數字電路設計中一些問題, 降低了系統設計的難度。

標簽： 時鐘分相技術應用

上傳時間： 2013-12-17

上傳用戶：xg262122
CV181L-A-20_Specification_V1.0(大功放）

cv181l-a-20

標簽： Specification_V 181 1.0 L-A

上傳時間： 2013-11-14

上傳用戶：daijun20803
PCB設計經典資料

本文將接續介紹電源與功率電路基板，以及數字電路基板導線設計。寬帶與高頻電路基板導線設計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數為2 倍。此外為改善平滑性特別追加設置可以加大噪訊gain，抑制gain-頻率特性高頻領域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設計目標低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領域的頻率特性產生峰值的原因，嚴重時頻率甚至會因為feedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導致頻率特性產生波動現象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設計，如果有外部噪訊干擾之虞時，接地可設計成網格狀(mesh)。圖28 是根據圖26 制成的OP 增幅器Gain－頻率特性測試結果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。

標簽： PCB

上傳時間： 2013-11-13

上傳用戶：hebanlian