18性欧美xxxⅹ性满足,性做久久久久久久久,不卡av免费观看

A-MAX

第八章-數(shù)字電路技術(shù)-A-D-D-A.pdf

專輯類-電子基礎(chǔ)類專輯-153冊-2.20G 第八章-數(shù)字電路技術(shù)-A-D-D-A.pdf

標(biāo)簽： A-D-D-A 數(shù)字電路技術(shù)

上傳時間： 2013-06-30

上傳用戶：fujun35303
單片機與數(shù)-模（D-A）轉(zhuǎn)換器的接口-3頁-0.2M.pdf

專輯類-單片機專輯-258冊-4.20G 單片機與數(shù)-模（D-A）轉(zhuǎn)換器的接口-3頁-0.2M.pdf

標(biāo)簽： D-A 0.2 單片機

上傳時間： 2013-04-24

上傳用戶：songnanhua
MAX+plusⅡ入門篇-555頁-21.1M.pdf

專輯類-EDA仿真相關(guān)專輯-56冊-2.30G MAX+plusⅡ入門篇-555頁-21.1M.pdf

標(biāo)簽： 21.1 plus MAX 555

上傳時間： 2013-05-30

上傳用戶：shiny3333
ICETEK-F2812-A評估板所附帶的源程序.rar

ICETEK-F2812-A評估板所附帶的源程序

標(biāo)簽： ICETEK-F 2812 評估板

上傳時間： 2013-06-25

上傳用戶：ccsp11
基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。

標(biāo)簽： FPGA DDS 數(shù)字化調(diào)頻

上傳時間： 2013-06-14

上傳用戶：ljt101007
2007年全國電子設(shè)計大賽論文（A~J題）

07電子設(shè)計大賽論文 2007年全國電子設(shè)計大賽論文（A~J題）

標(biāo)簽： 2007 全國電子設(shè)計大賽論文

上傳時間： 2013-05-26

上傳用戶：qoovoop
單電源低功耗A/D轉(zhuǎn)換器AD7714及其應(yīng)用

介紹單電源、低功耗、高精度 A/D轉(zhuǎn)換器 AD7714的特點、內(nèi)部寄存器結(jié)構(gòu)和外部接口；詳細(xì)闡述 AD7714與單片機 AT89C51的接口技術(shù)。

標(biāo)簽： 7714 AD 單電源低功耗

上傳時間： 2013-06-30

上傳用戶：CSUSheep
位A/D-TLV2543與87C51的接口應(yīng)用

本文介紹一種多通道的 12 位串行A/D 轉(zhuǎn)換器TLV2543 的功能特點和工作過程，討論了軟件編程輸入數(shù)據(jù)對器件工作方式的選擇，簡要敘述了器件時的工作時序，并給出TLV2543 與8

標(biāo)簽： D-TLV 87C51 2543 接口應(yīng)用

上傳時間： 2013-07-23

上傳用戶：zhangsan123
IPC-A-610D(英文版）

IPC-A-610D 電子組件的可接受性

標(biāo)簽： IPC-A 610 英文

上傳時間： 2013-04-24

上傳用戶：tdyoung
基于FPGA的計算機可編程外圍接口芯片的設(shè)計與實現(xiàn)

隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.

標(biāo)簽： FPGA 計算機可編程外圍接口

上傳時間： 2013-06-08

上傳用戶：asddsd