·Verilog HDL Synthesis, A Practical Primer
標簽： nbsp Synthesis Practical Verilog
上傳時間： 2013-04-24
上傳用戶：muhongqing
資料->【E】光盤論文->【E5】英文書籍->A SystemC-Primer.pdf
標簽： SystemC-Primer
上傳用戶：1583060504
資料->【E】光盤論文->【E1】斯坦福博士論文->02 calgary PhD A Java-Based Wireless Framework for Location-Based Services Applications.pdf
標簽： Location-Based Applications Java-Based Framework
上傳時間： 2013-07-02
上傳用戶：亞亞娟娟123
MSP430定時器A測量脈沖寬度 附加程序和注釋詳解
標簽： MSP 430 定時器 測量
上傳時間： 2013-06-26
上傳用戶：372825274
使用VHDL語言編寫的A/D轉換程序，可在FPGA平臺使用
標簽： VHDL 語言 編寫 程序
上傳時間： 2013-08-06
上傳用戶：杏簾在望
一篇關于7128CPLD的英文介紹，里面包含了44腳到100引腳各個型號的MAX系列cpld
標簽： 7128 CPLD cpld 100
上傳時間： 2013-08-07
上傳用戶：66666
max-plus2設計超級詳細的入門教程，全部圖解，能讓你快速入門！！！！絕對原創！
標簽： max-plus 超級 入門教程
上傳時間： 2013-08-11
上傳用戶：sevenbestfei
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現多路HDLC電路
標簽： Altera FPGA HDLC plus
上傳時間： 2013-08-16
上傳用戶：ommshaggar
This is a document for CYCLONE Develop Kits type LJ-FN300 FPGANIOS. Wish this would help you to find what kits can be select to use.
標簽： FPGANIOS document CYCLONE Develop
上傳用戶：563686540
This brief introduce a kind of the framework construction to materialize the system. And an example was given with the discussion on the performence.
標簽： construction materialize introduce framework
上傳時間： 2013-08-17
上傳用戶：ysystc699
蟲蟲下載站版權所有 京ICP備2021023401號-1
