中文字幕乱码亚洲无线精品一区 ,国产精品一区二区三区av麻,成人美女黄网站

ACtive-HDL

HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，為客戶帶來(lái)生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無(wú)論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語(yǔ)言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計(jì)，讓客戶新產(chǎn)品于更短時(shí)間內(nèi)上

標(biāo)簽： Designer 2010.2 Series HDL

上傳時(shí)間： 2013-08-05

上傳用戶：hustfanenze
視頻圖像采集verilog HDl源程序

：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

標(biāo)簽： verilog HDl 視頻圖像源程序

上傳時(shí)間： 2013-04-24

上傳用戶：koulian
《Verilog HDL 硬件描述語(yǔ)言》

·詳細(xì)說(shuō)明：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目錄譯者序前言第1章簡(jiǎn)介&n

標(biāo)簽： nbsp Verilog HDL 硬件描述語(yǔ)言

上傳時(shí)間： 2013-07-02

上傳用戶：6404552
Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）

·本書(shū)從用戶的角度全面闡述了Verilog HDL語(yǔ)言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書(shū)重點(diǎn)關(guān)注如何應(yīng)用Verilog語(yǔ)言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語(yǔ)法。全書(shū)從基本概念講起，并逐漸過(guò)渡到編程語(yǔ)言接口以及邏輯綜合等高級(jí)主題。書(shū)中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書(shū)適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：gyq
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標(biāo)簽： nbsp Verilog Digital Design

上傳時(shí)間： 2013-04-24

上傳用戶：誰(shuí)偷了我的麥兜
Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

標(biāo)簽： nbsp Synthesis Practical Verilog

上傳時(shí)間： 2013-04-24

上傳用戶：muhongqing
設(shè)計(jì)與驗(yàn)證verilog hdl

人民郵電出版社一書(shū)的配套光盤(pán),包含書(shū)上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

標(biāo)簽： verilog hdl

上傳時(shí)間： 2013-05-30

上傳用戶：鳳臨西北
HDL Chip Design

·HDL Chip Design

標(biāo)簽： nbsp Design Chip HDL

上傳時(shí)間： 2013-06-18

上傳用戶：lizhen9880
Verilog HDL 入門(mén)教程

本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。

標(biāo)簽： Verilog HDL 入門(mén)教程

上傳時(shí)間： 2013-05-16

上傳用戶：mosliu
TMS3205402Verilog HDL源碼

TMS3205402Verilog HDL源碼

標(biāo)簽： 3205402 Verilog TMS HDL

上傳時(shí)間： 2013-08-17

上傳用戶：shizhanincc