專輯類-單片機專輯-258冊-4.20G 256色液晶取模軟件.exe
上傳時間： 2013-07-17
上傳用戶：user08x
專輯類-EDA仿真相關專輯-56冊-2.30G 數模混合仿真及其應用-424頁-10.7M.pdf
上傳時間： 2013-04-24
上傳用戶：sdfsdfs
非常適合模電自學者，通過學習它后會對模電有一個初步的認識，為后面的學習打下個好基礎。
上傳時間： 2013-06-24
上傳用戶：離殤
伺服驅動系統作為現代工業生產設備的重要驅動源之一,是工廠自動化不可缺少的基礎技術.隨著現代工業的快速發展,對現代電伺服系統提出越來越高的要求,而以高性能正弦波永磁同步電動機(簡稱PMSM)作為伺服電機的PMSM伺服系統因共具有較傳統的DC伺服系統和普通AC伺服系統優越的性能和良好的發展潛力而日益贏得廣泛青睞并已成為當前電伺服務系統發展和研究的重點和熱點之一.為此,該文以極具發展前景的PMSM位置伺服驅動系統為研究對象,在綜合分析現代電伺服系統發展趨勢和借鑒前人研究成果的基礎上,針對發展高性能PMSM位置伺服系統的需要并結合控制理論新的發展,從通過采用先進控制策略改進其控制器性能的角度著手,提出了基于反饋控制、滑模控制、模糊控制等為基礎而集成的智能滑模控制策略,為進一步豐富和發展PMSM伺服系統的控制策略提出了新的思路和方法.
上傳時間： 2013-06-12
上傳用戶：郭靜0516
采用軟件校正的TMS320f2812內置ADC采樣值方案
上傳時間： 2013-08-02
上傳用戶：wang5829
高性能伺服控制系統日益廣泛地應用于現代工業、家用電器和國防等各個領域。采用先進控制策略和全數字控制技術的永磁同步電機伺服系統，已成為高性能伺服系統發展的主流方向。應用在交流伺服系統上的背景技術不斷進步，同時市場對伺服系統性能、成本及自適應能力的要求也不斷提高。 本文從詳細分析了永磁同步電機的數學模型和矢量控制的基本原理，選取了基于id=0轉子磁場定向矢量控制方式，采用電壓空間矢量（SVPWM）調制技術，建立了位置、轉速、電流三閉環控制的永磁同步電機伺服系統。針對伺服系統在運行過程中參數變化及負載擾動等問題，深入分析了連續與離散系統滑模變結構控制器設計的基本原則和方法，將滑模變結構控制與矢量控制相結合，改進了基于趨近率的單段滑模面變結構控制，設計了適用于矢量控制位置伺服系統的分段式滑模變結構控制器。在Matlab/Simulink7．1仿真環境和以Freescale MC56F8346DSP為核心的實驗系統平臺進行了詳盡的仿真和實驗研究。結果表明本系統滿足高性能伺服控制系統的基本要求，滑模變結構控制能夠有效應用于矢量控制伺服系統并提高其魯棒性。
上傳時間： 2013-07-18
上傳用戶：yph853211
新型8 通道24 位模數轉換器ADS1216 及其應用
上傳時間： 2013-04-24
上傳用戶：lmeeworm
隨著電力電子技術的發展，開關電源的小型化、高頻化成為趨勢，其中各個部分工作時的電磁干擾問題也越來越嚴重，因此開關電源的電磁兼容性也越來越引起人們的重視。目前，軟開關技術因其能減少開關損耗和提高效率，在開關電源中應用越來越廣泛。本文的主要目的是針對開關電源中的電磁干擾進行分析，研究軟開關技術對電磁干擾的影響，并且提出一種抑制共模干擾的濾波方法。 本文首先介紹了電磁兼容的定義、開關電源EMI的特點，論述了開關電源中EMI的研究現狀。從電磁干擾的三要素出發，介紹了開關電源中電磁干擾的干擾源和干擾的耦合通路。分析了電感、電容、高頻變壓器等器件的高頻特性，并介紹了線性阻抗穩定系統(LISN)的定義和作用。在了解了軟開關基本概念的基礎上，本文以全橋變換器為對象，介紹了移相全橋ZVS的工作原理，分析了它在實現過程中對共模干擾的影響，并在考慮IGBT寄生電容的情況下，對其共模干擾通道進行了分析。然后以UC3875為核心，設計了移相全橋ZVS的控制電路和主電路，實現了軟開關。為了對共模干擾進行抑制，本文提出了一種新型的有源和無源相結合的EMI濾波器，即無源部分采用匹配網絡法，將阻抗失配的影響降到最低；有源部分采用前饋控制，對共模電流進行補償。 針對以上提出的問題，本文通過Saber軟件對移相全橋ZVS進行了仿真，并和硬開關條件下的傳導干擾進行了比較，得出了在高頻段，ZVS的共模干擾小于硬開關，在較低頻段改善不大，甚至更加嚴重，而差模干擾有較大衰減的結論。通過對混合濾波器進行仿真，取得了良好的濾波效果，和傳統的無源EMI濾波器相比，在體積和重量上都有一定優勢。
上傳時間： 2013-05-28
上傳用戶：iswlkje
滑模控制理論的基本原理，各種滑模控制器的MATLAB仿真源程序，程序代碼詳細，正確，能直接運行。
上傳時間： 2013-04-24
上傳用戶：253189838
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
