在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子
上傳時(shí)間： 2016-05-19
上傳用戶：趙云興
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過(guò)計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過(guò)由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)，并給計(jì)數(shù)器一個(gè)復(fù)位信號(hào)，使得下一個(gè)時(shí)鐘從零開(kāi)始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔，很詳細(xì)的，已經(jīng)實(shí)踐過(guò)，絕對(duì)沒(méi)有問(wèn)題
標(biāo)簽： USBblaster Altera CPLD FPGA
上傳時(shí)間： 2013-12-25
上傳用戶：huannan88
現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一 個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FPGA開(kāi)發(fā)平臺(tái)Quartus II 3.0實(shí)現(xiàn)了一 個(gè)對(duì)基帶信號(hào)的DPSK調(diào)制解調(diào)系統(tǒng)模型的仿真。
標(biāo)簽： Altera FPGA DPSK 現(xiàn)代通信
上傳時(shí)間： 2016-06-15
上傳用戶：shawvi
利用Altera公司FPGA芯片，設(shè)計(jì)一個(gè)汽車(chē)尾燈控制器，實(shí)現(xiàn)對(duì)汽車(chē)尾燈顯示狀態(tài)的控制。 內(nèi)容、要求： 1、汽車(chē)正向行駛，指示燈全滅。 2、右轉(zhuǎn)，右側(cè)三燈循環(huán)點(diǎn)亮。 3、左轉(zhuǎn)，左側(cè)三燈循環(huán)點(diǎn)亮 4、臨時(shí)剎車(chē)，指示燈同時(shí)閃爍。 6故障停車(chē)時(shí)所有尾燈亮起。
上傳時(shí)間： 2013-12-19
上傳用戶：1966640071
ALTERA 的Cyclone II的FPGA EP2C8的管腳詳細(xì)說(shuō)明,方便開(kāi)發(fā)者
標(biāo)簽： Cyclone ALTERA EP2C8 FPGA
上傳時(shí)間： 2013-11-25
上傳用戶：lijianyu172
介紹ByteBlastrII(FPGA下載電路接口)的電路設(shè)計(jì),按照電路圖自己設(shè)計(jì),已經(jīng)試過(guò),能用.好不容易找來(lái)的.Altera原裝下載線賣(mài)1K多呢
標(biāo)簽： ByteBlastrII Altera FPGA
上傳時(shí)間： 2014-12-21
上傳用戶：410805624
Altera公司開(kāi)發(fā)的用于其FPGA的的Nios軟核入門(mén)介紹
上傳時(shí)間： 2016-08-21
上傳用戶：youke111
altera的幾種新型的FPGA的配置方法和使用心得
上傳時(shí)間： 2013-12-21
上傳用戶：sssl
高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件， 雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對(duì)MaxplusII 進(jìn)行升級(jí)，但至今仍 有非常多的工程師在使用MaxplusII。 Altera 在QuartusII 中允許將軟件界面設(shè)置為 MaxplusII 風(fēng)格，以吸引MaxplusII 的用戶轉(zhuǎn)向QuartusII。安裝QuartusII 時(shí)，軟件會(huì)自 動(dòng)詢問(wèn)，你準(zhǔn)備使用何種界面：QuartusII 還是Maxplus
標(biāo)簽： MaxplusII QuatusII Altera FPGA
上傳時(shí)間： 2016-10-06
上傳用戶：zycidjl
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
