MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語言描述，通過了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
本文提出了一種基于FPGA的硬件防火墻的實(shí)現(xiàn)方案，采用了FPGA來實(shí)現(xiàn)千兆線速的防火墻。傳統(tǒng)的基于X86等通用CPU的防火墻無法支撐快速增長(zhǎng)的網(wǎng)絡(luò)速度，無法實(shí)現(xiàn)線速過濾和轉(zhuǎn)發(fā)。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網(wǎng)絡(luò)數(shù)據(jù)。網(wǎng)絡(luò)數(shù)據(jù)在建立連接跟蹤后，直接由FPGA實(shí)現(xiàn)的快速處理板直接轉(zhuǎn)發(fā)，實(shí)現(xiàn)了網(wǎng)絡(luò)數(shù)據(jù)的線速處理，通用CPU在操作系統(tǒng)支持下，完成網(wǎng)絡(luò)數(shù)據(jù)的連接跟蹤的創(chuàng)建、維護(hù)，對(duì)網(wǎng)絡(luò)規(guī)則表的維護(hù)等工作。FPGA硬件板和CPU各司所長(zhǎng)，實(shí)現(xiàn)快速轉(zhuǎn)發(fā)的目的。 本文設(shè)計(jì)了基于FPGA的硬件板的硬件規(guī)格，提出了硬件連接跟蹤表的存儲(chǔ)模式，以及規(guī)則表的存儲(chǔ)模式和定義等； 防火墻系統(tǒng)軟件采用NetBSD操作系統(tǒng)，完成了硬件板的NetBSD的驅(qū)動(dòng)；在軟件系統(tǒng)完成了新建連接的建立、下發(fā)、老化等工作；在連接跟蹤上完成了規(guī)則的建立、刪除、修改等工作。 本文完成了防火墻的實(shí)現(xiàn)。實(shí)現(xiàn)了基于連接跟蹤的包過濾、地址轉(zhuǎn)換（NAT），設(shè)計(jì)了連接跟蹤的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，包過濾的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)等，重用了NetBSD操作系統(tǒng)的路由。本文針對(duì)地址轉(zhuǎn)換應(yīng)用程序的穿透問題，新增了部分實(shí)現(xiàn)。 在DoS攻擊是一種比較常見的攻擊網(wǎng)絡(luò)手段，本文采用了軟硬件結(jié)合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應(yīng)的措施，測(cè)試數(shù)據(jù)表明，對(duì)常見的Syn洪水攻擊效果明顯。 在實(shí)踐過程中，我們發(fā)現(xiàn)了NetBSD操作系統(tǒng)內(nèi)核的軟件缺陷，做了修正，使之更完善。 經(jīng)過測(cè)試分析，本方案不僅明顯的優(yōu)于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級(jí)的優(yōu)點(diǎn)。
上傳時(shí)間： 2013-06-21
上傳用戶：zxh1986123
同步是移動(dòng)通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過程，對(duì)系統(tǒng)的性能影響重大。縱觀移動(dòng)通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點(diǎn)。 @@ WCDMA作為第三代移動(dòng)通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實(shí)現(xiàn)下行移動(dòng)臺(tái)和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場(chǎng)可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強(qiáng)大的現(xiàn)場(chǎng)可編程能力和開發(fā)速度優(yōu)勢(shì)，逐漸成為ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實(shí)現(xiàn)與驗(yàn)證是具有理論和現(xiàn)實(shí)意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實(shí)現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點(diǎn)仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實(shí)現(xiàn)方案、運(yùn)算流程和模塊間的接口設(shè)計(jì)。最后，介紹了下行同步的FPGA驗(yàn)證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實(shí)現(xiàn)方案，給出了理論分析和仿真、實(shí)驗(yàn)結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計(jì)和片上測(cè)試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時(shí)間： 2013-04-24
上傳用戶：wsm555
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測(cè)試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測(cè)試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測(cè)試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測(cè)試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測(cè)試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測(cè)試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國(guó)產(chǎn)某型DSP芯片的驗(yàn)證與測(cè)試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測(cè)性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測(cè)試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究?jī)r(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
隨著社會(huì)的發(fā)展，人們對(duì)電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測(cè)是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對(duì)諧波的檢測(cè)和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測(cè)裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用的集成電路成為可能，同時(shí)為諧波檢測(cè)裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用集成電路，從而可以實(shí)現(xiàn)對(duì)電力系統(tǒng)諧波的高精度檢測(cè)。采用專用集成電路進(jìn)行諧波檢測(cè)裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測(cè)專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國(guó)內(nèi)外現(xiàn)行諧波檢測(cè)標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測(cè)的發(fā)展趨勢(shì)；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測(cè)國(guó)標(biāo)參數(shù)的測(cè)量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測(cè)專用集成電路的功能模型，對(duì)專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測(cè)專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測(cè)專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)的采樣，并對(duì)采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對(duì)數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對(duì)應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機(jī)。 最后，對(duì)設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對(duì)監(jiān)測(cè)指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測(cè)量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測(cè)裝置滿足了電力系統(tǒng)諧波檢測(cè)的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實(shí)現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點(diǎn)。本文闡述了MAC層的FPGA設(shè)計(jì)、仿真及測(cè)試；介紹了整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對(duì)各個(gè)模塊的設(shè)計(jì)過程進(jìn)行了詳細(xì)闡述，接著介紹了開發(fā)環(huán)境和驗(yàn)證工具，同時(shí)給出測(cè)試方案、驗(yàn)證數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖。 對(duì)MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機(jī)接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對(duì)以下三個(gè)方面進(jìn)行了研究并取得一定的成果: 1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測(cè)試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗(yàn)證開發(fā)平臺(tái)。 2)基于FPGA實(shí)現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實(shí)現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實(shí)現(xiàn)了一個(gè)基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計(jì)具有自主知識(shí)產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗(yàn)。同時(shí)，為與其它WS接口的控制器實(shí)現(xiàn)直接互連創(chuàng)造了條件，對(duì)高層次設(shè)計(jì)這一先進(jìn)ASIC設(shè)計(jì)方法也有了較為深入的認(rèn)識(shí)。
標(biāo)簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時(shí)間： 2013-07-17
上傳用戶：bruce
文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來越多。雖然目前中國(guó)制造的開關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣，電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測(cè)、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時(shí)間： 2013-06-29
上傳用戶：dreamboy36
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
目前對(duì)數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對(duì)于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對(duì)上述問題對(duì)數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對(duì)嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：lanwei
現(xiàn)場(chǎng)可編程門陣列(FPGA)器件是能通過對(duì)其進(jìn)行編程實(shí)現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國(guó)內(nèi)廠商所使用的FPGA芯片主要還是從國(guó)外進(jìn)口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r(shí)也影響到國(guó)家信息產(chǎn)業(yè)的保密和安全問題，因此在國(guó)內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢(shì)。 基于上述現(xiàn)實(shí)狀況及國(guó)內(nèi)市場(chǎng)的巨大需求，中國(guó)電子科技集團(tuán)公司第58研究所近年來對(duì)FPGA進(jìn)行了專項(xiàng)研究，本論文正是作為58所專項(xiàng)的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計(jì)技術(shù)，并進(jìn)行了實(shí)際的FPGA器件設(shè)計(jì)，研究工作的重點(diǎn)是在華潤(rùn)上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進(jìn)行具有6000有效門的FPGA的電路設(shè)計(jì)與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對(duì)可編程只讀存儲(chǔ)器、現(xiàn)場(chǎng)可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點(diǎn)進(jìn)行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問題。并根據(jù)實(shí)際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤(rùn)上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上，進(jìn)行一款FPGA芯片的設(shè)計(jì)研究工作。進(jìn)行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計(jì)，并用CMOS邏輯和NMOS傳輸管邏輯實(shí)現(xiàn)了函數(shù)發(fā)生器、快速進(jìn)位鏈和觸發(fā)器的電路設(shè)計(jì)，并對(duì)其進(jìn)行了仿真，達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽： FPGA 芯片 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-01
上傳用戶：baitouyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
