-
隨著通信產業(yè)的發(fā)展，尤其是今年3G牌照的發(fā)放，視頻業(yè)務在移動多媒體方面將會有更加重要的地位，所以在移動終端上實現(xiàn)支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H．264作為新一代的高壓縮率的視頻標準，憑借其較高的壓縮率和優(yōu)秀圖像質量，使得H．264只要利用較小的空間就能存儲更多的視頻數(shù)據(jù)，在更低的網絡帶寬條件下提供更優(yōu)質量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節(jié)約硬件資源成為研究熱點。 考慮到H．264視頻編解碼的計算復雜度，在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現(xiàn)方式包括ASIC的專用集成芯片實現(xiàn)或者是DSP的軟件實現(xiàn)。ARM處理器伴隨技術的進步，尤其是對支持數(shù)字信號處理的功能加強后，在視頻編解碼領域的應用也越來越廣泛。 本文以WindowsCE5．0和S3C2440A嵌入式平臺作為H．264解碼器的載體，研究的代碼版本是t264-src-0．14，主要進行了以下幾個方面的工作： 研究了H．264視頻壓縮標準和它的體系結構，尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5．0和ARM結合的平臺特性，根據(jù)實際的硬件平臺需要，定制了相應的操作系統(tǒng)。 完成了基于T264代碼的解碼庫在WINCE5．0下的移植，并進行了相應的代碼和算法的優(yōu)化并完成了基于WINCE5．0操作系統(tǒng)下播放程序的編寫。 通過實驗數(shù)據(jù)證明，在基于單核的ARM芯片中，主要靠軟件進行QCIF格式的H．264視頻解碼從而獲得良好播放效果的方法是有效的。
標簽：
WindowsCE
H264
ARM
解碼器
上傳時間：
2013-07-24
上傳用戶：myworkpost
-
由于永磁伺服電機具有轉子轉動慣量 小，響應速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優(yōu)點，在高性能位置伺服領域，尤其為伺服電機組成的伺服系統(tǒng)應用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統(tǒng) 目前實現(xiàn)永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+ASIC三種途徑。而前兩種方式實現(xiàn)位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅動要求，基于fpga技術開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運動控制芯片，設計了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結構簡單，編程任務小，開發(fā)周期短等優(yōu)點，對其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
標簽：
IRMCK
DSP
201
CPU
上傳時間：
2013-06-07
上傳用戶：zgu489
-
本文著重于圖像壓縮傳輸技術的研究和硬件平臺的的制作。首先對視頻壓縮技術的背景及主要壓縮標準及其目前圖像處理ASIC芯片市場作一個簡單的回顧和分析，然后對目前比較流行的圖像壓縮和傳輸硬件平臺方案作一些分析和比較，選擇了一種DSP+ARM架構的圖像處理及傳輸模式，設計擬采用JPEG靜態(tài)圖像壓縮標準對單幅畫面實現(xiàn)壓縮，并通過DSP的HPI口把壓縮后的圖片傳輸至ARM處理器，通過ARM去實現(xiàn)圖像的存儲傳輸。 在硬件平臺的具體實現(xiàn)上，以TI的TMS320VC5402實現(xiàn)單幅靜態(tài)圖像的壓縮，ALTER公司的EPMT064S實現(xiàn)VC5402擴展存儲器的邏輯控制，通過VC5402的HPI接口實現(xiàn)與具有ARM920T內核的S3C2410通信。在硬件平臺的制作上，選擇了國際流行的0rCAD+PowerPCB作為其原理圖和PCB板的制作工具。在軟件開發(fā)平臺上，選擇了以LINUX作為系統(tǒng)操作平臺。成本低、系統(tǒng)靈活、能基本滿足靜態(tài)圖像壓縮傳輸嵌入式開發(fā)平臺。 實驗初步結果表明該系統(tǒng)架構設計可行，為以后圖像壓縮傳輸技術的進一步研究打下了良好的基礎。
標簽：
ARMDSP
圖像壓縮
傳輸
系統(tǒng)設計
上傳時間：
2013-07-14
上傳用戶：hongmo
-
由國際電信聯(lián)合會視頻編碼專家組和國際化標準組織運動圖像專家組聯(lián)合制定的H.264視頻壓縮標準，憑借相對其它標準較高的壓縮效率和優(yōu)秀的圖像質量，已經成為目前最流行的視頻處理協(xié)議，具有廣闊的前景和巨大的應用價值，考慮其復雜的計算度，目前主流的實現(xiàn)方式包括ASIC的專用集成電路實現(xiàn)和DSP的純軟件實現(xiàn)等等。 ARM處理器伴隨著技術的進步，加入對數(shù)字信號處理的有效支持之后，在視頻編解碼領域的應用也越來越廣泛，本文就是在考慮這點的基礎上，研究利用深圳武耀博德公司設計的，基于Intel高性能的PXA270處理器的多功能嵌入式開發(fā)平臺EEliod來實現(xiàn)H.264的編解碼。 本文對H.264協(xié)議主要算法進行了研究，在基于ARM的EEliod平臺上利用WINCE嵌入式實時操作系統(tǒng)，通過EVC編譯環(huán)境，實現(xiàn)對Windows Visual C++下x264-060805代碼的編碼移植和對JM10.1的解碼移植。
標簽：
H264
ARM
編解碼
上傳時間：
2013-06-09
上傳用戶：17854267178
-
該項目完成的是DVB-T發(fā)射機系統(tǒng)中OFDM調制部分的FPGA設計.DVB-T是ETSI(歐洲電信標準委員會)提出的數(shù)字地面電視廣播系統(tǒng)標準,在業(yè)界影響很廣.整個DVB-T發(fā)射機系統(tǒng)包括RS編碼,內交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項目組負責以FPGA為主體的硬件平臺的搭建及編碼,調制部分的FPGA軟件設計,作者完成了2k模式下IFFT變換的軟件設計.該文首先介紹了OFDM及DVB-T相關原理,然后比較分析了各種FFT算法及實現(xiàn)結構的復雜度,最后采取了一種Radix2
標簽：
DVBT
OFDM
FPGA
發(fā)射機
上傳時間：
2013-05-17
上傳用戶：gundamwzc
-
數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一.目前,數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細闡述了數(shù)字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎上,該論文詳細闡述了數(shù)字集成系統(tǒng)的高層次設計方法,討論了數(shù)字系統(tǒng)設計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設計和寄存器傳輸級設計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結構的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結構;由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設計思想,給出了總體實現(xiàn)框圖;重點設計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現(xiàn)了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
標簽：
FPGA
數(shù)字信號處理
中的應用
上傳時間：
2013-07-19
上傳用戶：woshiayin
-
無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現(xiàn)線纜故障等特點.該文對無線局域網的主流協(xié)議IEEE 802.11a的物理層實現(xiàn)技術進行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設計實現(xiàn)了物理層基帶處理的關鍵模塊,為今后形成具有自主知識產權的IP核奠定了基礎.該文研究內容得到了天津市信息化辦公室"寬帶無線局域網關鍵技術研究"項目經費的支持.該文在對IEEE 802.11a協(xié)議深入研究的基礎上,提出了物理層的實現(xiàn)方案和功能模塊劃分.重點研究了實現(xiàn)基帶處理的關鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現(xiàn)算法和硬件結構.在Viterbi譯碼器的設計中,
標簽：
Viterbi
80211a
80211
IEEE
上傳時間：
2013-06-19
上傳用戶：xinzhch
-
現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產業(yè)的保密和安全問題，因此在國內自主研發(fā)FPGA便成為一種必然的趨勢。 基于上述現(xiàn)實狀況及國內市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。 論文首先闡述了可編程邏輯器件的基本結構，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結構特點進行了討論。接著討論了FPGA的基本結構與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結構和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結構的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設計，并對其進行了仿真，達到了預期的目標。
標簽：
FPGA
芯片
電路設計
上傳時間：
2013-07-18
上傳用戶：zaizaibang
-
隨著半導體技術與數(shù)字集成電路(微處理器、存貯器以及標準邏輯門電路等)技術的迅速發(fā)展，特別是隨著計算機技術的發(fā)展，在工業(yè)生產和科學技術研究的各行各業(yè)中，人們利用PC機的強大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開發(fā)出各種測量儀器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設計、調試及維護帶來諸多不便。而隨著EDA技術的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD / FPGA應運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進行芯片設計、支持在線編程和在系統(tǒng)編程等優(yōu)點而備受青睞。本課題主要是用FPGA實現(xiàn)一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統(tǒng)驗證板實現(xiàn)在實際硬件環(huán)境中的驗證可以彌補ASIC 設計流程中仿真的不足, 通過該驗證也可以加快ASIC設計且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設計領域的一些應用。最后，具體設計了一塊用設計驗證的開發(fā)板，并討論了其設計結構，流程及驗證方法。
標簽：
IPCore
FPGA
SOC
上傳時間：
2013-05-16
上傳用戶：bakdesec
-
大規(guī)模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路(ASIC),電子設計工程師用它可以在辦公室或實驗室里設計出所需的專用集成電路,從而大大縮短了產品上市時間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復編程和動態(tài)系統(tǒng)重構的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設計的靈活性和通用性.該設計完成了在一片可編程邏輯器件上開發(fā)簡易計算機的設計任務,將單片機與單片機外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結果,具有在電子系統(tǒng)中應用的普遍意義,另外,也可以用于計算機組成原理的教學試驗.該文第一章簡要介紹了可編程ASIC和EDA技術的歷史、現(xiàn)狀、未來并對本課題作了簡要陳述.第二章在芯片設計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設計過程和設計手段,首先將簡易計算機劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設計的綜合與實現(xiàn)做了總結,給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現(xiàn)進行了初淺的探索與嘗試.從計算機體系結構入手,剖析了精簡指令集計算機的原理,通過該設計的實踐對ASIC和EDA的設計潛力有了更進一步的領悟.
標簽：
FPGA
指令集
計算機
上傳時間：
2013-05-21
上傳用戶：hewenzhi
