-
隨著通信產(chǎn)業(yè)的發(fā)展,尤其是今年3G牌照的發(fā)放,視頻業(yè)務(wù)在移動(dòng)多媒體方面將會(huì)有更加重要的地位,所以在移動(dòng)終端上實(shí)現(xiàn)支持高效視頻編碼標(biāo)準(zhǔn)的解碼功能就成為一項(xiàng)非常有實(shí)際意義的工作。 H.264作為新一代的高壓縮率的視頻標(biāo)準(zhǔn),憑借其較高的壓縮率和優(yōu)秀圖像質(zhì)量,使得H.264只要利用較小的空間就能存儲(chǔ)更多的視頻數(shù)據(jù),在更低的網(wǎng)絡(luò)帶寬條件下提供更優(yōu)質(zhì)量的視頻。然而高度的壓縮必然付出較高的硬件代價(jià)。如何能完成視頻良好解碼并能節(jié)約硬件資源成為研究熱點(diǎn)。 考慮到H.264視頻編解碼的計(jì)算復(fù)雜度,在硬件選擇上一般比較注重高性能處理器的選擇。計(jì)算目前主流的實(shí)現(xiàn)方式包括ASIC的專用集成芯片實(shí)現(xiàn)或者是DSP的軟件實(shí)現(xiàn)。ARM處理器伴隨技術(shù)的進(jìn)步,尤其是對(duì)支持?jǐn)?shù)字信號(hào)處理的功能加強(qiáng)后,在視頻編解碼領(lǐng)域的應(yīng)用也越來(lái)越廣泛。 本文以WindowsCE5.0和S3C2440A嵌入式平臺(tái)作為H.264解碼器的載體,研究的代碼版本是t264-src-0.14,主要進(jìn)行了以下幾個(gè)方面的工作: 研究了H.264視頻壓縮標(biāo)準(zhǔn)和它的體系結(jié)構(gòu),尤其是對(duì)解碼器部分進(jìn)行了硬件要求的分析。 深入研究了WINCE5.0和ARM結(jié)合的平臺(tái)特性,根據(jù)實(shí)際的硬件平臺(tái)需要,定制了相應(yīng)的操作系統(tǒng)。 完成了基于T264代碼的解碼庫(kù)在WINCE5.0下的移植,并進(jìn)行了相應(yīng)的代碼和算法的優(yōu)化并完成了基于WINCE5.0操作系統(tǒng)下播放程序的編寫。 通過(guò)實(shí)驗(yàn)數(shù)據(jù)證明,在基于單核的ARM芯片中,主要靠軟件進(jìn)行QCIF格式的H.264視頻解碼從而獲得良好播放效果的方法是有效的。
標(biāo)簽:
WindowsCE
H264
ARM
解碼器
上傳時(shí)間:
2013-07-24
上傳用戶:myworkpost
-
由于永磁伺服電機(jī)具有轉(zhuǎn)子轉(zhuǎn)動(dòng)慣量 小,響應(yīng)速度快,效率高,功率密度高,電機(jī)體積小,消除電刷而減少噪音和維護(hù)等其他電機(jī)難以比擬的優(yōu)點(diǎn),在高性能位置伺服領(lǐng)域,尤其為伺服電機(jī)組成的伺服系統(tǒng)應(yīng)用越來(lái)越廣泛。 永磁無(wú)刷電機(jī)有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機(jī)的伺服系統(tǒng) 目前實(shí)現(xiàn)永磁同步電動(dòng)機(jī)的控制主要采用dsp、dsp+fpga和dsp+ASIC三種途徑。而前兩種方式實(shí)現(xiàn)位置控制編程量較大,美國(guó)國(guó)際整流器公司針對(duì)高性能交流伺服驅(qū)動(dòng)要求,基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運(yùn)動(dòng)控制芯片,設(shè)計(jì)了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越,結(jié)構(gòu)簡(jiǎn)單,編程任務(wù)小,開發(fā)周期短等優(yōu)點(diǎn),對(duì)其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
標(biāo)簽:
IRMCK
DSP
201
CPU
上傳時(shí)間:
2013-06-07
上傳用戶:zgu489
-
本文著重于圖像壓縮傳輸技術(shù)的研究和硬件平臺(tái)的的制作。首先對(duì)視頻壓縮技術(shù)的背景及主要壓縮標(biāo)準(zhǔn)及其目前圖像處理ASIC芯片市場(chǎng)作一個(gè)簡(jiǎn)單的回顧和分析,然后對(duì)目前比較流行的圖像壓縮和傳輸硬件平臺(tái)方案作一些分析和比較,選擇了一種DSP+ARM架構(gòu)的圖像處理及傳輸模式,設(shè)計(jì)擬采用JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)對(duì)單幅畫面實(shí)現(xiàn)壓縮,并通過(guò)DSP的HPI口把壓縮后的圖片傳輸至ARM處理器,通過(guò)ARM去實(shí)現(xiàn)圖像的存儲(chǔ)傳輸。 在硬件平臺(tái)的具體實(shí)現(xiàn)上,以TI的TMS320VC5402實(shí)現(xiàn)單幅靜態(tài)圖像的壓縮,ALTER公司的EPMT064S實(shí)現(xiàn)VC5402擴(kuò)展存儲(chǔ)器的邏輯控制,通過(guò)VC5402的HPI接口實(shí)現(xiàn)與具有ARM920T內(nèi)核的S3C2410通信。在硬件平臺(tái)的制作上,選擇了國(guó)際流行的0rCAD+PowerPCB作為其原理圖和PCB板的制作工具。在軟件開發(fā)平臺(tái)上,選擇了以LINUX作為系統(tǒng)操作平臺(tái)。成本低、系統(tǒng)靈活、能基本滿足靜態(tài)圖像壓縮傳輸嵌入式開發(fā)平臺(tái)。 實(shí)驗(yàn)初步結(jié)果表明該系統(tǒng)架構(gòu)設(shè)計(jì)可行,為以后圖像壓縮傳輸技術(shù)的進(jìn)一步研究打下了良好的基礎(chǔ)。
標(biāo)簽:
ARMDSP
圖像壓縮
傳輸
系統(tǒng)設(shè)計(jì)
上傳時(shí)間:
2013-07-14
上傳用戶:hongmo
-
由國(guó)際電信聯(lián)合會(huì)視頻編碼專家組和國(guó)際化標(biāo)準(zhǔn)組織運(yùn)動(dòng)圖像專家組聯(lián)合制定的H.264視頻壓縮標(biāo)準(zhǔn),憑借相對(duì)其它標(biāo)準(zhǔn)較高的壓縮效率和優(yōu)秀的圖像質(zhì)量,已經(jīng)成為目前最流行的視頻處理協(xié)議,具有廣闊的前景和巨大的應(yīng)用價(jià)值,考慮其復(fù)雜的計(jì)算度,目前主流的實(shí)現(xiàn)方式包括ASIC的專用集成電路實(shí)現(xiàn)和DSP的純軟件實(shí)現(xiàn)等等。 ARM處理器伴隨著技術(shù)的進(jìn)步,加入對(duì)數(shù)字信號(hào)處理的有效支持之后,在視頻編解碼領(lǐng)域的應(yīng)用也越來(lái)越廣泛,本文就是在考慮這點(diǎn)的基礎(chǔ)上,研究利用深圳武耀博德公司設(shè)計(jì)的,基于Intel高性能的PXA270處理器的多功能嵌入式開發(fā)平臺(tái)EEliod來(lái)實(shí)現(xiàn)H.264的編解碼。 本文對(duì)H.264協(xié)議主要算法進(jìn)行了研究,在基于ARM的EEliod平臺(tái)上利用WINCE嵌入式實(shí)時(shí)操作系統(tǒng),通過(guò)EVC編譯環(huán)境,實(shí)現(xiàn)對(duì)Windows Visual C++下x264-060805代碼的編碼移植和對(duì)JM10.1的解碼移植。
標(biāo)簽:
H264
ARM
編解碼
上傳時(shí)間:
2013-06-09
上傳用戶:17854267178
-
該項(xiàng)目完成的是DVB-T發(fā)射機(jī)系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計(jì).DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會(huì))提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個(gè)DVB-T發(fā)射機(jī)系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項(xiàng)目組負(fù)責(zé)以FPGA為主體的硬件平臺(tái)的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計(jì),作者完成了2k模式下IFFT變換的軟件設(shè)計(jì).該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實(shí)現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2
標(biāo)簽:
DVBT
OFDM
FPGA
發(fā)射機(jī)
上傳時(shí)間:
2013-05-17
上傳用戶:gundamwzc
-
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來(lái)講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來(lái)越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語(yǔ)言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語(yǔ)言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽:
FPGA
數(shù)字信號(hào)處理
中的應(yīng)用
上傳時(shí)間:
2013-07-19
上傳用戶:woshiayin
-
無(wú)線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低和不會(huì)出現(xiàn)線纜故障等特點(diǎn).該文對(duì)無(wú)線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實(shí)現(xiàn)技術(shù)進(jìn)行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設(shè)計(jì)實(shí)現(xiàn)了物理層基帶處理的關(guān)鍵模塊,為今后形成具有自主知識(shí)產(chǎn)權(quán)的IP核奠定了基礎(chǔ).該文研究?jī)?nèi)容得到了天津市信息化辦公室"寬帶無(wú)線局域網(wǎng)關(guān)鍵技術(shù)研究"項(xiàng)目經(jīng)費(fèi)的支持.該文在對(duì)IEEE 802.11a協(xié)議深入研究的基礎(chǔ)上,提出了物理層的實(shí)現(xiàn)方案和功能模塊劃分.重點(diǎn)研究了實(shí)現(xiàn)基帶處理的關(guān)鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實(shí)現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設(shè)計(jì)中,
標(biāo)簽:
Viterbi
80211a
80211
IEEE
上傳時(shí)間:
2013-06-19
上傳用戶:xinzhch
-
現(xiàn)場(chǎng)可編程門陣列(FPGA)器件是能通過(guò)對(duì)其進(jìn)行編程實(shí)現(xiàn)具有用戶規(guī)定功能的電路,特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來(lái),F(xiàn)PGA的發(fā)展非常迅速,但目前國(guó)內(nèi)廠商所使用的FPGA芯片主要還是從國(guó)外進(jìn)口,這種狀況除了給生產(chǎn)廠家?guī)?lái)很大的成本壓力以外,同時(shí)也影響到國(guó)家信息產(chǎn)業(yè)的保密和安全問(wèn)題,因此在國(guó)內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢(shì)。 基于上述現(xiàn)實(shí)狀況及國(guó)內(nèi)市場(chǎng)的巨大需求,中國(guó)電子科技集團(tuán)公司第58研究所近年來(lái)對(duì)FPGA進(jìn)行了專項(xiàng)研究,本論文正是作為58所專項(xiàng)的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計(jì)技術(shù),并進(jìn)行了實(shí)際的FPGA器件設(shè)計(jì),研究工作的重點(diǎn)是在華潤(rùn)上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進(jìn)行具有6000有效門的FPGA的電路設(shè)計(jì)與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu),就可編程邏輯器件的發(fā)展過(guò)程及其器件分類,對(duì)可編程只讀存儲(chǔ)器、現(xiàn)場(chǎng)可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點(diǎn)進(jìn)行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù),另外還闡述了FPGA的集成度和速率等相關(guān)問(wèn)題。并根據(jù)實(shí)際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù),在華潤(rùn)上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上,進(jìn)行一款FPGA芯片的設(shè)計(jì)研究工作。進(jìn)行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計(jì),并用CMOS邏輯和NMOS傳輸管邏輯實(shí)現(xiàn)了函數(shù)發(fā)生器、快速進(jìn)位鏈和觸發(fā)器的電路設(shè)計(jì),并對(duì)其進(jìn)行了仿真,達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽:
FPGA
芯片
電路設(shè)計(jì)
上傳時(shí)間:
2013-07-18
上傳用戶:zaizaibang
-
隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展,特別是隨著計(jì)算機(jī)技術(shù)的發(fā)展,在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中,人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件,開發(fā)出各種測(cè)量?jī)x器(虛擬儀器),傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成,分立IC愈多,給系統(tǒng)的電路設(shè)計(jì)、調(diào)試及維護(hù)帶來(lái)諸多不便。而隨著EDA技術(shù)的飛速發(fā)展,大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運(yùn)而生。這類芯片可以替代幾十甚至上百塊通用IC芯片,而且,因其可用硬件描述語(yǔ)言進(jìn)行芯片設(shè)計(jì)、支持在線編程和在系統(tǒng)編程等優(yōu)點(diǎn)而備受青睞。本課題主要是用FPGA實(shí)現(xiàn)一個(gè)驗(yàn)證平臺(tái)。用于SOC及IPCore的驗(yàn)證。用FPGA系統(tǒng)驗(yàn)證板實(shí)現(xiàn)在實(shí)際硬件環(huán)境中的驗(yàn)證可以彌補(bǔ)ASIC 設(shè)計(jì)流程中仿真的不足, 通過(guò)該驗(yàn)證也可以加快ASIC設(shè)計(jì)且降低由于邏輯問(wèn)題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展,然后介紹了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在現(xiàn)代集成電路設(shè)計(jì)領(lǐng)域的一些應(yīng)用。最后,具體設(shè)計(jì)了一塊用設(shè)計(jì)驗(yàn)證的開發(fā)板,并討論了其設(shè)計(jì)結(jié)構(gòu),流程及驗(yàn)證方法。
標(biāo)簽:
IPCore
FPGA
SOC
上傳時(shí)間:
2013-05-16
上傳用戶:bakdesec
-
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過(guò)編程來(lái)修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡(jiǎn)易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡(jiǎn)要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來(lái)并對(duì)本課題作了簡(jiǎn)要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過(guò)程和設(shè)計(jì)手段,首先將簡(jiǎn)易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語(yǔ)言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對(duì)設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對(duì)FPGA和RISC這兩大課題,對(duì)RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡(jiǎn)指令集計(jì)算機(jī)的原理,通過(guò)該設(shè)計(jì)的實(shí)踐對(duì)ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽:
FPGA
指令集
計(jì)算機(jī)
上傳時(shí)間:
2013-05-21
上傳用戶:hewenzhi