久久影视三级福利片,在线国产成人影院,黄色在线看片

Active-HDL

verilog hdl經典例程

verilog hdl經典例程，全部調試通過

標簽： verilog hdl

上傳時間： 2017-09-10

上傳用戶：frank1234
Commercially available active noise control headphones rely on fixed analog controllers to drive "an

Commercially available active noise control headphones rely on fixed analog controllers to drive "anti-noise" loudspeakers. Our design uses an adaptive controller to optimally cancel unwanted acoustic noise. This headphone would be particularly useful for workers who operate or work near heavy machinery and engines because the noise is selectively eliminated. Desired sounds, such as speech and warning signals, are left to be heard clearly. The adaptive control algorithm is implemented on a Texas Instruments (TI™ ) 1 TMS320C30GEL digital signal processor (DSP), which drives a Sony CD550 headphone/microphone system. Our experiments indicate that adaptive noise control results in a dramatic improvement in performance over fixed noise control. This improvement is due to the availability of high-performance programmable DSPs and the self-optimizing and tracking capabilities of the adaptive controller in response to the surrounding noise.

標簽： Commercially controllers headphones available

上傳時間： 2013-12-04

上傳用戶：dyctj
關于HDL硬件描述語言的設計風格的資料

關于HDL硬件描述語言的設計風格的資料，很有使用價值。

標簽： HDL 硬件描述語言

上傳時間： 2014-01-24

上傳用戶：wangdean1101
DM9000A讀寄存器模塊, verilog HDL

DM9000A讀寄存器模塊, verilog HDL

標簽： verilog 9000A 9000 HDL

上傳時間： 2014-01-16

上傳用戶：FreeSky
一個時鐘分頻模塊,in verilog hdl

一個時鐘分頻模塊,in verilog hdl

標簽： verilog hdl in 時鐘分頻

上傳時間： 2013-12-19

上傳用戶：笨小孩
經典的verilog hdl的48個案例

經典的verilog hdl的48個案例，希望大家喜歡！

標簽： verilog hdl 案例

上傳時間： 2013-12-22

上傳用戶：familiarsmile
串口8位數據 verilog hdl提取

串口8位數據 verilog hdl提取

標簽： verilog hdl 串口 8位

上傳時間： 2014-01-01

上傳用戶：hasan2015
基于verilog hdl的UART串口接收子程序。

基于verilog hdl的UART串口接收子程序。

標簽： verilog UART hdl 串口接收

上傳時間： 2017-09-24

上傳用戶：561596
基于verilog hdl的UART串口發送子程序。

基于verilog hdl的UART串口發送子程序。

標簽： verilog UART hdl 串口發送

上傳時間： 2017-09-24

上傳用戶：aysyzxzm
介紹Verilog HDL, 內容包括： – Verilog應用 – Verilog語言的構成元素 – 結構級描述及仿真 – 行為級描述及仿真 – 延時的特點及說明 – 介紹Verilog

介紹Verilog HDL, 內容包括： – Verilog應用 – Verilog語言的構成元素 – 結構級描述及仿真 – 行為級描述及仿真 – 延時的特點及說明 – 介紹Verilog testbench • 激勵和控制和描述 • 結果的產生及驗證 – 任務task及函數function – 用戶定義的基本單元(primitive) – 可綜合的Verilog描述風格

標簽： Verilog HDL 仿真語言

上傳時間： 2013-12-19

上傳用戶：shanml

主站蜘蛛池模板：宜章县| 那曲县| 罗山县| 当涂县| 吉安市| 修水县| 富裕县| 宜昌市| 浪卡子县| 武城县| 班玛县| 道真| 通州市| 奉节县| 雅江县| 土默特右旗| 石城县| 兰州市| 剑河县| 休宁县| 双峰县| 富宁县| 和林格尔县| 阳江市| 黄浦区| 恩平市| 长汀县| 电白县| 江阴市| 阿城市| 台州市| 五华县| 高青县| 张家港市| 铁岭县| 新兴县| 阜城县| 钟祥市| 文成县| 开封市| 连山|