XILLINX VIVADO快速上手-HDL流程-內(nèi)含視頻、工程和中文版
上傳時(shí)間： 2022-05-23
上傳用戶：
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼
標(biāo)簽： usb asic fpga verilog hdl
上傳時(shí)間： 2022-06-25
上傳用戶：qingfengchizhu
CPLD(復(fù)雜可編程邏輯器件）在數(shù)字電子技術(shù)領(lǐng)域中的應(yīng)用越來越廣泛，尤其適合于新產(chǎn)品的開發(fā)與小批量生產(chǎn)，因此深受廣大工程技術(shù)人員喜愛。本書定位于讓初學(xué)者從零起步，輕松學(xué)會(huì) CPLD 的系統(tǒng)設(shè)計(jì)技術(shù)。本書以 ALTERA 公司的系列芯片為目標(biāo)載體，簡(jiǎn)要分析了可編程邏輯器件的結(jié)構(gòu)和特點(diǎn)，以及相應(yīng)開發(fā)軟件的使用方法，同時(shí)，還用大量篇幅介紹了初學(xué)者最容易掌握的Verilog HDL硬件描述語(yǔ)言。本書完全以實(shí)戰(zhàn)為主、通過實(shí)踐的方法幫助讀者加深理解CPLD 的基本知識(shí)。本書附贈(zèng)光盤一張，光盤中包含了書中所有實(shí)驗(yàn)的源程序。本書可供從事各類電子系統(tǒng)設(shè)計(jì)的廣大工程技術(shù)人員以及電子愛好者閱讀，也可作為電子類專業(yè)的教材或教學(xué)參考書使用。
標(biāo)簽： cpld verilog hdl
上傳時(shí)間： 2022-07-11
上傳用戶：
本書從實(shí)用的角度介紹了硬件描述語(yǔ)言Verilog-HDL。通過動(dòng)手實(shí)踐,體驗(yàn)Verilog-HDL的語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡(jiǎn)單的實(shí)例列舉了Verilog-HDL的用法，在后四章，以應(yīng)用系統(tǒng)為例詳細(xì)講解了系統(tǒng)設(shè)計(jì)的全過程。書中的全部例子都給出了仿真結(jié)果，其源代碼都在本書所附的CD-ROM中，并均經(jīng)過驗(yàn)證無(wú)誤。本書的前半部分特別適合于初學(xué)者，也可作為工程技術(shù)人員的參考內(nèi)容．后半部分很適合工程開發(fā) 和研究人員參考。本書除了介紹 Verilog-HDL外，還涉及到VB 編程、vc++和 DLL的開發(fā)等知識(shí)，以及接口等領(lǐng)域的問題，書中都進(jìn)行了詳盡的講解。
標(biāo)簽： Verilog-HDL
上傳時(shí)間： 2022-07-11
上傳用戶：
本書首先概述了數(shù)字集成電路發(fā)展的歷史與未來，指出了硬件描述語(yǔ)言 ( HDL) 在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了Verilog HDL的語(yǔ)法要點(diǎn)。在此基礎(chǔ)上，本書以 Verilog HDL為工具,介紹了幾種描述電路的方法與技巧， 列舉了幾個(gè)典型電路的描述實(shí)例， 然后用80C51單片機(jī)、硬盤控制器和PCI總線控制器接口等子系統(tǒng)的設(shè)計(jì)實(shí)例分別講解了自頂向下的層次化設(shè)計(jì)方法、同步與異步數(shù)據(jù)流的控制以及Master/Slave 狀態(tài)機(jī)在總線控制等方面的設(shè)寸技巧。文中還對(duì)Verilog建模與調(diào)試、BJST電路的原理與 Verilog實(shí)現(xiàn)做了詳細(xì)論述， 并提供了具體例子．最后以一個(gè)真實(shí)ASIC 例子的簡(jiǎn)單介紹作為全書的結(jié)尾。本書是Verilog HDL用于數(shù)字電路設(shè)計(jì)的中高級(jí)讀本，可作為大專院校計(jì)算機(jī)、微電子學(xué)和半導(dǎo)體專業(yè)高年級(jí)本科生和研究生的教材．也可作為數(shù)字集成電路芯片設(shè)計(jì)人員的參考書。
標(biāo)簽： 數(shù)字電路設(shè)計(jì) verilog hdl
上傳時(shí)間： 2022-07-11
上傳用戶：
本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識(shí)，而不是為了講解 Verilog HDL語(yǔ)言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語(yǔ)法知識(shí)和編程思想，我也寫過一個(gè)關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpga.com/viewthread.php？tid=106。里面提到的主要參考書目為：·《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程（第2版）》，夏宇聞編著，北京航空航天大學(xué)出版社。·《Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）》，Samir Palnitkar編著，夏宇聞譯，電子工業(yè)出版社。·《數(shù)字邏輯基礎(chǔ)與Verilog設(shè)計(jì)（原書第2版）》，STEPHEN BROWN編著，夏寧聞譯，機(jī)械工業(yè)出版社。通過本教程的學(xué)習(xí)，希望大家能掌握以下要點(diǎn)：·LED的基本工作原理；·Quartusll的基本使用方法和設(shè)計(jì)流程；·利用CPLD進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的流程和方法；·基于Verilog HDL的設(shè)計(jì)輸入方法。
標(biāo)簽： Verilog-HDL 數(shù)字系統(tǒng) cpld
上傳時(shí)間： 2022-07-18
上傳用戶：
Cadence PSD 15.0 是 Cadence 公司推出的功能強(qiáng)大的 EDA 開發(fā)工具包，它提供了從原理圖設(shè)計(jì)輸入、 分析，PCB 設(shè)計(jì)、PCB 制造文件輸出等一整套工具。 本書立足于工程實(shí)踐，結(jié)合作者多年的工作經(jīng)驗(yàn)，系統(tǒng)地介紹了 Concept HDL 和 Allegro 在原理圖和 PCB 設(shè)計(jì)中的使用方法。本書分為 13 章，主要介紹了項(xiàng)目管理器、Concept HDL 原理圖設(shè)計(jì)工具、約束管理器、 Allegro PCB 設(shè)計(jì)工具和 SPECCTRA 布線工具的功能和設(shè)計(jì)技巧。在介紹工具和命令的同時(shí)，還提供了大量 的范例以及習(xí)題，以方便讀者更好地理解和掌握所學(xué)的內(nèi)容，使讀者對(duì)設(shè)計(jì)工具有較為深入的理解并基本掌 握從原理圖設(shè)計(jì)到 PCB 設(shè)計(jì)等一系列設(shè)計(jì)步驟的實(shí)現(xiàn)方法和技巧。 本書配套光盤中提供了書中所有實(shí)例和練習(xí)的完整工程文件以及相關(guān)數(shù)據(jù)文件，有利于讀者邊學(xué)邊練， 提高實(shí)際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、無(wú)線電技術(shù)等專業(yè)的教材，也可作為硬件工程師的 實(shí)用工具書。
標(biāo)簽： cadence allegro pcb設(shè)計(jì)
上傳時(shí)間： 2022-07-23
上傳用戶：
Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無(wú)論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語(yǔ)言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計(jì)，讓客戶新產(chǎn)品于更短時(shí)間內(nèi)上
標(biāo)簽： 金屬材料 標(biāo)準(zhǔn)手冊(cè)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
Verilog HDL語(yǔ)言的LCD1602液晶驅(qū)動(dòng)程序
上傳時(shí)間： 2013-04-24
上傳用戶：liangrb
隨著電力電子技術(shù)的飛速發(fā)展,越來越多的電力電子裝置被廣泛應(yīng)用到各個(gè)領(lǐng)域,其中相當(dāng)一部分負(fù)荷具有非線性或具有時(shí)變特性,使電網(wǎng)中暫態(tài)沖擊、無(wú)功功率、高次諧波及三相不平衡問題日趨嚴(yán)重,給電網(wǎng)的供電質(zhì)量造成嚴(yán)重的污染和損耗.因此,對(duì)電力系統(tǒng)進(jìn)行諧波抑制和無(wú)功補(bǔ)償,提高電網(wǎng)供電質(zhì)量變得十分重要.電力有源濾波器(Active Power Filter,簡(jiǎn)稱APF)與無(wú)源濾波器相比,APF具有高度可控制和快速響應(yīng)特性,并且能跟蹤補(bǔ)償各次諧波、自動(dòng)產(chǎn)生所需變化的無(wú)功功率和諧波功率,其特性不受系統(tǒng)影響,無(wú)諧波放大威脅.并聯(lián)型電力有源濾波器(Shunt Active Power Filter,簡(jiǎn)稱SAPF)更是得到了廣泛的應(yīng)用. 近年來,自適應(yīng)算法中的遞推最小二乘法(簡(jiǎn)稱RLS)應(yīng)用越來越廣泛,該算法簡(jiǎn)單,收斂速度快.應(yīng)用基于RLS自適應(yīng)算法的濾波器(簡(jiǎn)稱RLS濾波器),可以快速有效的濾除雜波,同時(shí)自動(dòng)調(diào)整濾波器參數(shù),不斷改進(jìn)濾波性能,最終得到所需的信號(hào). 本文研究了基于平均功率和RLS自適應(yīng)算法的并聯(lián)型有源濾波器.它的參考電流是一個(gè)同電網(wǎng)相電壓同相位的三相平衡的有功電流,它包含兩個(gè)分量:一個(gè)是由實(shí)測(cè)的三相負(fù)載瞬時(shí)功率計(jì)算得到的,基于平均功率算法的電網(wǎng)應(yīng)該為負(fù)載各相提供的有功電流瞬時(shí)參考值；另一個(gè)是為了維持有源濾波器中逆變器的直流母線電壓基本恒定,主要通過RLS濾波器計(jì)算得出的電網(wǎng)各相應(yīng)該提供的有功電流瞬時(shí)參考值.兩個(gè)分量的計(jì)算共同構(gòu)成了該有源濾波器參考電流的計(jì)算.補(bǔ)償電流指令值與實(shí)際補(bǔ)償電流比較生成控制逆變橋工作的PWM脈沖,生成補(bǔ)償電流,達(dá)到補(bǔ)償負(fù)載無(wú)功和抑制諧波的目的. 應(yīng)用RLS濾波器得到維持直流母線電壓恒定的直流側(cè)有功系數(shù)A<,dc>,克服了傳統(tǒng)PI控制中參數(shù)難以得到且由于參數(shù)過于敏感而導(dǎo)致補(bǔ)償后電流紋波太大的問題.使得當(dāng)穩(wěn)態(tài)時(shí)SAPF自身的功率損耗和暫態(tài)負(fù)載變化時(shí)因?yàn)橹绷鱾?cè)電容提供電網(wǎng)和負(fù)載之間的有功功率差而引起的電壓的波動(dòng)迅速反饋到指令電流的計(jì)算中.RLS算法收斂快,SAPF實(shí)時(shí)性大大提高.基于該方法的SAPF結(jié)構(gòu)簡(jiǎn)單,無(wú)需鎖相器. 根據(jù)本文的算法應(yīng)用MATAB建立了仿真系統(tǒng),仿真結(jié)果表明基于該算法的SAPF的可行性和實(shí)時(shí)性.
標(biāo)簽： RLS 功率 自適應(yīng)算法
上傳時(shí)間： 2013-04-24
上傳用戶：mfhe2005
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
