ADM1275、ADM1276和ADM1075均共用同樣的基本模數(shù)轉(zhuǎn)換器(ADC)內(nèi)核和PMBus接口。這些器件在平均計算和ADC寄存器更新方面存在一些細(xì)微差異。從ADM1275、ADM1276或ADM1075器件快速讀取數(shù)據(jù)時，也需要考慮一些因素和限制。本應(yīng)用筆記介紹了每種器件的ADC操作，以及如何將其數(shù)據(jù)速率提到最高(如需要)。
上傳時間： 2013-10-09
上傳用戶：agent
CS4398的DAC原理圖
上傳時間： 2013-10-24
上傳用戶：zoudejile
電子發(fā)燒友網(wǎng)核心提示：本文是關(guān)于ADI數(shù)據(jù)轉(zhuǎn)換器基礎(chǔ)知識精華集錦，其中闡述了逐次逼近模數(shù)轉(zhuǎn)換器的基本原理、算法及優(yōu)缺點；ADC和DAC的直流規(guī)格和交流規(guī)格分析；DAC數(shù)模轉(zhuǎn)換器詳解及應(yīng)用舉例。 一、逐次逼近型模數(shù)轉(zhuǎn)換器 1.基本逐次逼近模數(shù)轉(zhuǎn)換器
標(biāo)簽： ADI 數(shù)據(jù)轉(zhuǎn)換器 基礎(chǔ)知識
上傳時間： 2013-12-16
上傳用戶：takako_yang
先進(jìn)的系統(tǒng)架構(gòu)和集成電路設(shè)計技術(shù)，使得模數(shù)轉(zhuǎn)換器 (ADC) 制造商得以開發(fā)出更高速率和分辨率，更低功耗的產(chǎn)品。這樣，當(dāng)設(shè)計下一代的系統(tǒng)時，ADC設(shè)計人員已經(jīng)簡化了很多系統(tǒng)平臺的開發(fā)。例如，同時提高ADC采樣率和分辨率可簡化多載波、多標(biāo)準(zhǔn)軟件無線電系統(tǒng)的設(shè)計。這些軟件無線電系統(tǒng)需要具有數(shù)字采樣非常寬頻范圍，高動態(tài)范圍的信號的能力，以同步接收遠(yuǎn)、近端發(fā)射機的多種調(diào)制方式的高頻信號。同樣，先進(jìn)的雷達(dá)系統(tǒng)也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿足了很多應(yīng)用的具體需求，ADC的主要性能有了很大的提高的同時，ADC的功耗也有數(shù)量級的下降，進(jìn)一步簡化了系統(tǒng)散熱設(shè)計和更小尺寸產(chǎn)品的設(shè)計。
標(biāo)簽： FemtoCharge ADC 高分辨率 低功耗
上傳時間： 2013-10-22
上傳用戶：meiguiweishi
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). New insights explain the importanceof separately specifying low-frequency (< 2x passband frequency) and high-frequency or wideband (> 2xpassband frequency) jitter tolerance in these devices. The article also provides an application example ofa simple highly jittered cycle-skipped sampling clock and describes a method for generating a properbroadband jittered clock. The document then goes on to compare Maxim's audio DAC jitter tolerance tocompetitor audio DACs. Maxim's exceptionally high jitter tolerance allows very simple and low-cost sampleclock implementations.
標(biāo)簽： DAC 音頻 數(shù)模轉(zhuǎn)換器 抖動
上傳時間： 2013-10-25
上傳用戶：banyou
TLV5616 12 位 3微秒 DAC 串行輸入可編程設(shè)置時間 功耗
上傳時間： 2013-11-02
上傳用戶：xinyuzhiqiwuwu
本設(shè)計通過采用分割電容陣列對DAC進(jìn)行優(yōu)化，在減小了D/A轉(zhuǎn)換開關(guān)消耗的能量、提高速度的基礎(chǔ)上，實現(xiàn)了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數(shù)轉(zhuǎn)換器。使用cadence spectre 工具進(jìn)行仿真，仿真結(jié)果表明，設(shè)計的D/A轉(zhuǎn)換器和比較器等電路滿足10-bit A/D 轉(zhuǎn)換的要求，逐次逼近A/D轉(zhuǎn)換器可以正常工作。
上傳時間： 2013-11-21
上傳用戶：chukeey
關(guān)于pineline ADC的設(shè)計文獻(xiàn)
標(biāo)簽： Pipeline ADC 帶隙 電壓基準(zhǔn)源
上傳時間： 2013-11-24
上傳用戶：iven
本書內(nèi)容包括三大部分：第1 部分從運算放大器的基本概念和理論出發(fā)，重點介紹了運算放大器的原理與設(shè)計，以及在各種電子系統(tǒng)中的應(yīng)用，包括視頻應(yīng)用、RF/IF 子系統(tǒng)(乘法器、調(diào)制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應(yīng)用、高速DAC 及其應(yīng)用、以及DDS 系統(tǒng)與接收機子系統(tǒng)等;第3 部分介紹了有關(guān)高速硬件設(shè)計技術(shù)，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設(shè)計考慮等。 書中內(nèi)容既有完整的理論分析，又有具體的實際應(yīng)用電路，還包括許多應(yīng)用技巧。特別適合電子電路與系統(tǒng)設(shè)計工程師、高等院校相關(guān)專業(yè)師生閱讀。
上傳時間： 2013-11-16
上傳用戶：qitiand
Abstract: This design idea explains how to implement an 8-bit analog-to-digital converter (ADC), using a microcontroller
標(biāo)簽： ADC 8位 模擬數(shù)字轉(zhuǎn)換器 設(shè)計實現(xiàn)
上傳時間： 2013-10-30
上傳用戶：愛死愛死
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
