自己使用Ahdl語(yǔ)言編寫的24位累加器.主要使用于DDS
標(biāo)簽: Ahdl DDS 24位 語(yǔ)言
上傳時(shí)間: 2017-06-16
上傳用戶:zhouli
DDS divider clock Ahdl
標(biāo)簽: divider clock Ahdl DDS
上傳時(shí)間: 2017-07-19
上傳用戶:15071087253
EDA條件下乘法器的實(shí)現(xiàn)。Ahdl語(yǔ)言實(shí)現(xiàn)輸入顯示乘法等功能
標(biāo)簽: Ahdl EDA 條件下 乘法器
上傳時(shí)間: 2014-01-01
上傳用戶:woshiayin
A率/u率 壓縮與解壓縮的IP核,。 # 由Ahdl語(yǔ)言寫成,可在MaxplusII和QuartusII中使用,源代碼加密。
標(biāo)簽: A率 解壓 IP核
上傳時(shí)間: 2015-06-19
上傳用戶:aysyzxzm
步進(jìn)電機(jī)控制,控制器,控制電機(jī)的VHDL源程序,,多平臺(tái) Digital_030423.rar - 服務(wù)器的的板在載控制器的Ahdl程序,包括原理圖編譯,用
標(biāo)簽: 步進(jìn)電機(jī)控制
上傳時(shí)間: 2015-09-23
上傳用戶:sardinescn
SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計(jì),以取代TTL/CMOS 復(fù)雜的硬件設(shè)計(jì)。 2.可使用電路繪圖法、ABEL 語(yǔ)言、波形圖和數(shù)字硬件描述語(yǔ)言法(VHDL/Ahdl)來(lái)開發(fā)電路。 3.CPLD/ FPGA 提供引腳可任意設(shè)定,故作測(cè)試實(shí)驗(yàn)時(shí)不需要做硬件連接,可節(jié)省大量連線焊接時(shí)間,快速學(xué)習(xí)軟硬件的運(yùn)用。 4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態(tài)監(jiān)視器,以便迅速了解每一引腳狀態(tài)。 5.清楚標(biāo)示每一管腳的腳位,易于觀察和測(cè)量。 6.使用并口在開發(fā)系統(tǒng)下直接下載。 7.可在線將CPLD/ FPGA 程序到FLASH ROM,實(shí)驗(yàn)儀可獨(dú)立運(yùn)行,適合大學(xué)生EDA 電子競(jìng)賽。 8.可做8051 和CPLD/ FPGA 的組合電路實(shí)驗(yàn)。 9.適用于WINDOWS95/98/NT/2000/XP 操作系統(tǒng)。 10.數(shù)萬(wàn)門的現(xiàn)場(chǎng)可編程芯片讓設(shè)計(jì)所思即所得。
標(biāo)簽: FPGA SX-CPLD CPLD 數(shù)字邏輯
上傳時(shí)間: 2016-03-14
上傳用戶:671145514
HLD開發(fā)語(yǔ)言ADHL介紹。ADHL是ALTERA公司開發(fā)的硬件描述語(yǔ)言,也是一種較為流行的開發(fā)工具。是介紹Ahdl的入門培訓(xùn)資料。
標(biāo)簽: ADHL ALTERA HLD 語(yǔ)言
上傳時(shí)間: 2014-01-14
上傳用戶:wlcaption
MAX+PLUSII軟件是一個(gè)功能強(qiáng)大,容易使用的軟件包,它可以以圖 形方式、文字輸入方式(Ahdl、VHDL和VERILOG)和波形方式輸入設(shè)計(jì)文 件,可以編譯并形成各種能夠下裝到EPROM和各種ALTERA器件的文件,還可 以進(jìn)行仿真以檢驗(yàn)設(shè)計(jì)的準(zhǔn)確性,下面舉例說(shuō)明該軟件的使用
標(biāo)簽: PLUSII MAX 軟件
上傳時(shí)間: 2013-12-05
上傳用戶:haoxiyizhong
本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD/FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL(或Ahdl)源程序。該設(shè)計(jì)的正確性已通過(guò)硬件實(shí)驗(yàn)得到驗(yàn)證。
標(biāo)簽: FPGA PLUS MAX CPLD
上傳時(shí)間: 2014-02-01
上傳用戶:wff
abel的反編譯操作方法,ABEL4系統(tǒng)提供了一個(gè)反編譯程序,如果種種原因希望從JED燒錄文件獲得可以編輯修改的Ahdl文件,則可以通過(guò)下面的操作獲得
標(biāo)簽: abel 反編譯 操作
上傳時(shí)間: 2014-01-22
上傳用戶:CHINA526
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1