該論文闡述了用于硬件信號處理的基于4基數12點快速傅立葉變換的VHDL核的設計過程。作者:Vite-Frias Jose Alberto、Romero-Troncoso Rene de Jesus、Ordaz-Moreno
標簽: Romero-Troncoso Vite-Frias Alberto Jesus
上傳時間: 2014-01-23
上傳用戶:xmsmh
蟲蟲下載站版權所有 京ICP備2021023401號-1