記算功耗與AlterA 的高端器件的設計驗證
標簽: AlterA 功耗 高端 器件
上傳時間: 2015-08-14
上傳用戶:thinode
AlterA公司的IP core,對于初學硬件描述語言,想要利用quartus軟件自帶的鎖相環電路庫函數實現自己想要的功能有些幫助
標簽: AlterA core
上傳時間: 2015-08-15
上傳用戶:lxm
介紹了用AlterA公司MAX7000系列CPLD芯片實現單片機與PC104ISA總線接口之間的關行通信。給出了系統設計方法及程序源代碼。
標簽: AlterA 7000 CPLD 104
上傳時間: 2015-08-19
上傳用戶:lingzhichao
AlterA QuartusII 6.1 的License 生成工具軟件。
標簽: QuartusII License AlterA 6.1
上傳時間: 2014-08-23
上傳用戶:冇尾飛鉈
AlterA SDRAM Controller 白皮書,很詳細的文檔
標簽: Controller AlterA SDRAM 白皮書
上傳時間: 2015-08-28
上傳用戶:rocwangdp
AlterA公司內部的培訓資料,講的是QuartusII的應用
標簽: AlterA 培訓資料
上傳時間: 2014-01-24
上傳用戶:aix008
AlterA公司內部培訓資料,是QuartusII的系列實驗講義
標簽: AlterA 內部培訓資料
上傳時間: 2014-06-27
上傳用戶:cxl274287265
2006AlterA大賽-基于軟核Nios的寬譜正弦信號發生器設計:摘要:本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術。系統以 AlterA公司的 Cyclone 系列 FPGA 為數字平臺,將微處理器、總線、數字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上,利用直接數字頻率合成技術、數字調制技術實現所要求波形的產生,用 FPGA 中的 ROM 儲存 DDS 所需的波形表,充分利用片上資源,提高了系統的精確度、穩定性和抗干擾性能。使用新的數字信號處理(DSP)技術,通過在 Nios 中軟件編程解決 不同的調制方式的實現和選擇。系統頻率實現 1Hz~20MHz 可調,步進達到了1Hz;完成了調幅、調頻、二進制 PSK、二進制 ASK、二進制 FSK 調制和掃頻輸出的功能。
標簽: Nios Cyclone AlterA AlterA
上傳時間: 2015-09-02
上傳用戶:coeus
AlterA byteblastermv parallel port download cable
標簽: byteblastermv parallel download AlterA
上傳時間: 2013-12-25
上傳用戶:jjj0202
AlterA CPLD矩陣鍵盤一個很不錯的AlterA芯片程序
標簽: AlterA CPLD 矩陣鍵盤 芯片程序
上傳時間: 2015-09-05
上傳用戶:xmsmh
蟲蟲下載站版權所有 京ICP備2021023401號-1