本文介紹了樂曲演奏電路的設計與實現中涉及的CPLD／FPGA可編程邏輯控件,開發環境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發生器的設計方法, 并給出了設計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設計的正確性已通過硬件實驗得到驗證。
標簽： FPGA PLUS MAX CPLD
上傳時間： 2014-02-01
上傳用戶：wff
Altera公司的FPGA器件內帶PLL的詳細中文使用手冊
標簽： Altera FPGA PLL 器件
上傳時間： 2013-12-26
上傳用戶：GavinNeko
用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
標簽： VHDL FIR FPGA CPLD
上傳時間： 2017-08-05
上傳用戶：hwl453472107
在Altera公司的Cyclone系列FPGA開發板上試驗的按鍵中斷程序，希望對那些學習中斷開發的初學者有幫助。 pio_key.v是verilog編寫的按鍵中斷程序，對應四個按鍵，按其中任何一個鍵都可以發送一個中斷； keyint.c是Nios中編寫的C程序，用于檢測按鍵的中斷，如果檢測到中斷，會檢測是哪個按鍵按下，從而執行相應的程序！
標簽： Cyclone Altera FPGA 開發板
上傳時間： 2014-06-11
上傳用戶：banyou
altera usb下載線原理圖和cpld程序
標簽： altera cpld usb 下載線
上傳時間： 2014-01-15
上傳用戶：ryb
本文介紹了一種基于NIOS II軟核處理器實現對LCD-LQ057Q3DC02控制的新方法。在設計中利用FPGA的Altera的SOPC Builder定制NIOS II軟核處理器及其與顯示功能相關的“軟” 硬件模塊來協同實現顯示控制的軟硬件設計。利用SOPC技術，將NIOS II CPU和LCD控制器放在同一片FPGA中，解決了通常情況下必須使用LCD 控制專用芯片才能解決LCD顯示的問題。
標簽： NIOS Builder Altera LCD-LQ
上傳時間： 2017-09-06
上傳用戶：天涯
用CPU配置Altera公司的FPGA，簡單明了，通俗易懂。
標簽： Altera FPGA CPU
上傳時間： 2013-11-25
上傳用戶：zhenyushaw
CPLD和FPGA的使用方法有詳細的介紹！！！大家快來下載吧
標簽： CPLD FPGA 家
上傳時間： 2017-09-14
上傳用戶：lacsx
可編程邏輯器件相關專輯 96冊 1.77GFPGA／CPLD設計工具——Xilinx ISE使用詳解 378頁 71.7M.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
可編程邏輯器件相關專輯 96冊 1.77GCPLD／FPGA高級應用開發指南 283頁 10.6M.pdf
蟲蟲下載站版權所有 京ICP備2021023401號-1
