Altium Designer 破解工具
上傳時間： 2013-11-23
上傳用戶：nanxia
Altium.Designer.6.0.中文手冊
上傳時間： 2013-10-31
上傳用戶：zczc
Altium designer09 畫PCB制作軟件，目前最流行的軟件，學(xué)習(xí)教材資料
上傳時間： 2013-11-10
上傳用戶：manlian
Altium Designer 旨在幫助設(shè)計人員設(shè)計新一代智能、可互連的電子產(chǎn)品。為了實(shí)現(xiàn)上述目標(biāo)，它統(tǒng)一了傳統(tǒng)設(shè)計領(lǐng)域中的設(shè)計工作，提高了設(shè)計人員工作的抽象水平，為所有電子產(chǎn)品的核心部分，即器件智能化的設(shè)計和部署，提供了完整的解決方案。
上傳時間： 2013-10-13
上傳用戶：落花無痕
這本內(nèi)容全面的參考指南面向需要從Protel升級到Altium新一代設(shè)計解決方案的用戶，詳細(xì)介紹了如何充分利用其特性開發(fā)創(chuàng)新的電子產(chǎn)品。 該書得到了 IT界的廣泛支持，并有中國軟件行業(yè)協(xié)會秘書長陳沖先生為其作序。 本書是Altium計劃與大學(xué)及教育機(jī)構(gòu)開展的一系列合作中的首個項(xiàng)目。Altium大學(xué)計劃是Altium與中國幾所頂尖大學(xué)的合資項(xiàng)目，出版本書則是該計劃的目標(biāo)之一。Altium大學(xué)計劃旨在為學(xué)生提供最先進(jìn)的電子設(shè)計工具和解決方案，推動一體化電子產(chǎn)品設(shè)計的教學(xué)，加速用戶向Altium最新的電子產(chǎn)品設(shè)計解決方案的升級。
標(biāo)簽： Altium Protel 華南理工大學(xué) 用戶
上傳時間： 2013-10-20
上傳用戶：xiaoyunyun
Altium Designer 6.0保留了包括全面集成化的版本控制系統(tǒng)的圖形化團(tuán)隊(duì)設(shè)計功能，例如：內(nèi)嵌了文檔歷史管理系統(tǒng)、新增強(qiáng)大的可以檢測原理圖與PCB 文件的差異的工程比較修正功能、元件到文檔的鏈接功能。Altium Designer 6.0 存儲管理器可以幫助比較并恢復(fù)舊的工程文件功能的高級文件控制和易用的備份管理；比較功能不僅能查找電氣差異，也包括原理圖與PCB 文檔間圖形變化；還提供無需第三方版本控制系統(tǒng)的完整的本地文件歷史管理功能。強(qiáng)大的設(shè)計比較工具不僅可以隨時用于同步原理圖工程到PCB，也可以被用于比較兩個文檔，例如：兩個網(wǎng)表、兩張?jiān)韴D、網(wǎng)表和PCB等等。還可以是元件與連通性比較。
標(biāo)簽： Designer Protel Altium 6.0
上傳時間： 2014-12-08
上傳用戶：wdq1111
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
單片機(jī)在超聲波料位測量中的應(yīng)用
標(biāo)簽： 單片機(jī) 中的應(yīng)用 超聲波 測量
上傳時間： 2013-11-21
上傳用戶：奇奇奔奔
linux新手管理員指.pdf
標(biāo)簽： linux
上傳時間： 2015-01-13
上傳用戶：luopoguixiong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
