The Circuit Designer’s Companion Second edition Tim Williams
標簽： Designers Companion Circuit PCB
上傳時間： 2013-10-08
上傳用戶：sxdtlqqjl
fpga
上傳時間： 2013-11-15
上傳用戶：ljt101007
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標簽： Efficient Verilog Digital Coding
上傳時間： 2013-11-23
上傳用戶：我干你啊
隨著總線和接口技術(shù)的發(fā)展，在工業(yè)場合如何更加可靠、快速、便捷地進行數(shù)據(jù)傳輸成為該領(lǐng)域通信的研究重點之一。而USB技術(shù)以其高速、可靠、通用性強等一系列特點在過去的十多年時間里發(fā)展迅猛，而USB OTG技術(shù)的誕生，使得兩USB設(shè)備在沒有PC參與的情況下進行數(shù)據(jù)傳輸成為可能。本文通過搭建以16位微處理器MSP430F149為核心控制芯片、ISPl362為USB接口芯片的硬件平臺，分別實現(xiàn)了USB部分主機和從機功能，使之能進行USB數(shù)據(jù)的存儲與交換。本文完成以下工作：首先，認真研究USB協(xié)議，深入理解USB通信的基本概念和傳輸方式等內(nèi)容。仔細分析USB Mass Storage類協(xié)議，并討論了采用BULK-ONLY傳輸實現(xiàn)Mass Storage類協(xié)議的方法，并對SCSI指令集等進行了深入的剖析。其次，根據(jù)要求，設(shè)計出由控制、接口、數(shù)據(jù)存儲、過流保護與供電切換電路等硬件模塊組成的系統(tǒng)，在ALTIUM 2004軟件上完成原理圖的設(shè)計和PCB圖的布局、布線，并完成硬件調(diào)試工作。再次，在已構(gòu)建的硬件平臺上，針對ISPl362 USB接口芯片的主／從機功能，分別設(shè)計了USB主機和從機的固件程序。利用IAR Workbench、BusHound等軟件進行固件程序的調(diào)試，最終USB主機可對u盤進行檢測、識別與配置；USB設(shè)備實現(xiàn)了USB設(shè)備的基本功能，能夠被Windows XP操作系統(tǒng)識別，與PC機之間實現(xiàn)數(shù)據(jù)的批量傳輸。最后，用DriverWorks軟件包的Driver Wizard生成驅(qū)動程序框架，并利用Windows DDK和vc++等軟件進行驅(qū)動程序的編譯，最終生成基于Windows操作系統(tǒng)的WDM型USB設(shè)備驅(qū)動程序。通過對USB通信協(xié)議的研究，本人成功地構(gòu)建了以MsP430F149和ISPl362為核心的硬件試驗平臺，并在此平臺上進行USB主機、從機通信試驗。經(jīng)測試表明，PC機能檢測、識別、讀寫USB設(shè)備，其讀取與寫入速度分別為560KB／s和312Ⅺ玳。而主機能識別、配置接入的U盤。關(guān)鍵詞：USB主機、USB從機、MSI'430F149、ISPl362、BuR-Only傳輸
上傳時間： 2013-10-11
上傳用戶：淺言微笑
《數(shù)據(jù)庫設(shè)計》課程設(shè)計 一、 設(shè)計目的 數(shù)據(jù)庫設(shè)計是一門應用性很強的學科，在學習時必須使理論與實踐相結(jié)合。課程設(shè)計的目的是通過實踐使同學們經(jīng)歷到一次綜合訓練，以便能較全面地理解、掌握和綜合運用所學的知識。 二、 設(shè)計任務與要求 （１） 對實際系統(tǒng)進行分析，寫出需求分析說明（數(shù)據(jù)需求和事務需求）。 （２） 概念結(jié)構(gòu)設(shè)計 說明本數(shù)據(jù)庫將反映的現(xiàn)實世界中的實體、屬性和它們之間的關(guān)系等（E-R圖，可以用基本E-R圖或擴展E-R圖）。 （３） 邏輯結(jié)構(gòu)設(shè)計 將概念結(jié)構(gòu)映射為數(shù)據(jù)庫全局邏輯結(jié)構(gòu)（關(guān)系模型），包括所確定的關(guān)鍵字和屬性、重新確定的記錄結(jié)構(gòu)和所建立的各個表文件之間的相互關(guān)系。 三、 設(shè)計環(huán)境與工具 要求使用輔助設(shè)計工具，如Power Designer或者ERWin等，轉(zhuǎn)換為：SQL Server、Access或其它的DBMS數(shù)據(jù)庫（不作統(tǒng)一要求）。 四、 設(shè)計步驟 參考《數(shù)據(jù)庫設(shè)計實例指導書》 五、 設(shè)計題 教材P58面：3.8課程設(shè)計A、B、C任選一題 六、 設(shè)計成果 設(shè)計結(jié)果以書面形式于17周交付。 七、 成績評定 （１） 獨立完成 （２） 文檔完整 （３） 滿足用戶需求 這是研究生數(shù)據(jù)庫課程設(shè)計
上傳時間： 2015-03-03
上傳用戶：498732662
一種采用CYPRESS的PSOC混合信號控制其系列的智能型充電器設(shè)計方案，可支持多種電池理性，根據(jù)電池充電曲線進行調(diào)整，開發(fā)IDE為CYPRESS的PSOC Designer，硬件為PSOC。
上傳時間： 2013-12-01
上傳用戶：TRIFCT
報表源碼 FastReport 3 is new generation of the report generators components. It consists of report engine, designer and preview. FastReport 3 can be installed in Delphi 4-7 and C++Builder 4-6.
標簽： report FastReport generation components
上傳時間： 2015-04-04
上傳用戶：qiaoyue
This book focuses primarily on XML itself. It covers the fundamental rules that all XML documents and authors must adhere to, whether a web designer uses SMIL to add animations to web pages or a C++ programmer uses SOAP to exchange serialized objects with a remote database. This book also covers generic supporting technologies that have been layered on top of XML and are used across a wide range of XML applications.
標簽： fundamental XML documents primarily
上傳時間： 2014-01-14
上傳用戶：zjf3110
軟件工程實驗報告__信息管理系統(tǒng)需求分析與數(shù)據(jù)庫設(shè)計，使用工具：MS VISIO2003、Power Designer
標簽： 軟件工程 實驗報告 信息管理系統(tǒng) 分
上傳時間： 2013-12-12
上傳用戶：gdgzhym
java文擋1 本文以“購物車”程序為例，展示如何用Jbuilder 7快速開發(fā)EJB的Session Bean源碼。 ... 15、右擊"EJB Designer"面板中的"Trader",選擇"View Bean Source",可以看到此時的源代碼，修改TraderBean.java源代碼
上傳時間： 2013-12-17
上傳用戶：ryb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
