用VHDL語言編寫的一個乘法器校程序 是基于BOOTH算法的
標簽： BOOTH VHDL 語言 編寫
上傳時間： 2016-07-02
上傳用戶：iswlkje
BOOTH乘法器： 16*16有符號乘法器，BOOTH編碼，簡單陣列，Ripple Carry Adder
標簽： BOOTH 61550 16 乘法器
上傳時間： 2014-01-16
上傳用戶：努力努力再努力
8*8乘法器及其測試：采用BOOTH編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，這里用來分別計算積的7到11位和12到16位。 3． ultiplier_unit_4 這個模塊是用來實現部分積的，每一個模塊實現一個部分積的4位，因此一個部分積需要4個這個模塊來實現。總共需要12個這樣的模塊。 4．Multiplier_full_add 這是一位的全加器，在實現部分積相加的時候，通過全加器的陣列來實現的。
標簽： ultipler_quick_add BOOTH 乘法器 測試
上傳時間： 2016-07-12
上傳用戶：zhaiye
16*16有符號乘法器的 編碼方式：BOOTH編碼， 拓撲結構：簡單陣列 加法器：Ripple Carry Adder
標簽： 61548 BOOTH 16 符號
上傳時間： 2014-01-13
上傳用戶：com1com2
主題 : Low power Modified BOOTH Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. BOOTH教授提出了一種名為radix-2 BOOTH演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 BOOTH編碼表進行編碼(BOOTH Encoding)後再產生部分乘積進而得到最後的結果。 Radix-2 BOOTH演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 BOOTH演算法(modified BOOTH algorithm)，此演算法的差異為Group所涵括的位元由原先的2個位元變為3個位元。
標簽： Multiplier Modified BOOTH power
上傳時間： 2016-09-01
上傳用戶：stewart·
基于BOOTH的32位快速乘法器的設計源碼
標簽： BOOTH 乘法器 源碼
上傳時間： 2013-12-12
上傳用戶：pinksun9
這是我用verilog hdl語言寫的浮點乘法器,用的是基4的BOOTH算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
標簽： verilog BOOTH hdl 家
上傳時間： 2013-11-29
上傳用戶：jjj0202
54x54-bit Radix-4 Multiplier based on Modified BOOTH Algorithm
標簽： Multiplier Algorithm Modified Radix
上傳時間： 2016-10-28
上傳用戶：李夢晗
BOOTH Algorithm 是一種較簡潔的有號數字相乘的方法，即利用位元掃描方式，跳過00、11以增快速度
標簽： Algorithm BOOTH
上傳時間： 2016-12-25
上傳用戶：趙云興
18bit的BOOTH乘法器 采用BOOTH2編碼 Wallace壓縮樹 以及超前進位結合進位選擇的36bit高性能加法器
標簽： bit Wallace BOOTH2 BOOTH
上傳時間： 2017-01-13
上傳用戶：firstbyte
蟲蟲下載站版權所有 京ICP備2021023401號-1
