現(xiàn)場可編程門陣列(FPGA)是一種新型器件,它將門陣列的通用結構與現(xiàn)場可編程的特性結合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應用,它在數(shù)字系統(tǒng)中的作用日益變得重要,它所要求的準確性也變得更高.因此,對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義.隨著集成電路規(guī)模的迅速膨脹,電路結構變得復雜,使大量的故障不可測.所以,人們把視線轉向了可測性設計(DFT)問題.可測性設計的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法(BST)是其中一個重要的技術.本文闡述了FPGA系列器件的結構特點,邊界掃描測試相關的基本概念與基本理論,給出利用布爾矩陣理論建立的邊界掃描測試過程的數(shù)學描述和數(shù)學模型.論文中主要討論了邊界掃描測試中的測試優(yōu)化問題,給出解決兩類優(yōu)化問題的現(xiàn)有算法,對它們的優(yōu)缺點進行了對比,并且提出對兩種現(xiàn)有算法的改進,比較了改進前后優(yōu)化算法的性能.最后總結了利用邊界掃描測試FPGA的具體過程.
標簽:
FPGA
邊界掃描
測試
方法研究
上傳時間:
2013-08-06
上傳用戶:mdrd3080