串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機等場合。 以往的SDI接口在實現(xiàn)方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標清串行數(shù)字接口(SD-SDI)的設(shè)計方案，并使用SOPC BUILdeR構(gòu)成一個Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實時性強、性價比高的特點。具體研究內(nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動電路、均衡電路、電源電路等硬件電路設(shè)計。 2.采用軟邏輯方法實現(xiàn)SDI接口的傳輸功能，進行了具體的模塊化設(shè)計與仿真。 3.引入Nios II嵌入式軟核處理器對數(shù)據(jù)進行處理，設(shè)計了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發(fā)送和接收電路的共同作用，能夠完成標清數(shù)字視頻信號的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號傳輸系統(tǒng)的整體模式和框架。
上傳時間： 2013-07-31
上傳用戶：zttztt2005
基于FPGA的智能小車系統(tǒng)就是本地計算機通過接入Internet小車實現(xiàn)對遠端工作現(xiàn)場、危險工作地段等特殊環(huán)境進行監(jiān)視和控制的系統(tǒng)。智能小車是智能行走機器人的一種，這種智能小車可以適應(yīng)不同環(huán)境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進入或生存的環(huán)境中完成人類無法完成的探測任務(wù)。適用于國防及民用多個領(lǐng)域。整個系統(tǒng)以遙控小車裝置為基礎(chǔ)，通過配置在上面的攝像頭實現(xiàn)圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環(huán)境和目標的溫度，具有一定的智能性。其明顯的優(yōu)點是可以通過網(wǎng)絡(luò)遠程控制小車運行及采集現(xiàn)場的溫度、圖像等相關(guān)信息，完成人類在特定條件下無法完成的工作。對人類的科學(xué)研究、探索未知領(lǐng)域、遠程監(jiān)控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統(tǒng)的基礎(chǔ)上，提出了基于FPGA的智能小車遠程監(jiān)控方案。采用FPGA來實現(xiàn)，可以充分利用現(xiàn)有的IP核，功能擴展容易，設(shè)計開發(fā)成本低，上市時間快，修改方便，甚至可以遠程重構(gòu)系統(tǒng)。與單片機相比，集成度高，可靠性好，調(diào)試和維護方便。 論文主要內(nèi)容包括以下幾個部分：在對智能小車功能分析的基礎(chǔ)上，設(shè)計了硬件系統(tǒng)，并在FPGA上構(gòu)建了基于Nios Ⅱ的嵌入式系統(tǒng)，配置了SPI、串行口和以太網(wǎng)接口模塊和驅(qū)動程序，以及各種存儲器。移植了μClinux操作系統(tǒng)，配置嵌入式Web服務(wù)器，編寫CGI程序，設(shè)計了動態(tài)網(wǎng)頁；并對行車道檢測系統(tǒng)進行了研究，在DSP BUILdeR中構(gòu)建了該模塊，并在Matlab中進行了仿真。在研究數(shù)碼相機模塊和紅外測溫模塊的基礎(chǔ)上，編寫了圖像采集和溫度測量程序以及小車運動控制程序，并對系統(tǒng)進行了調(diào)試，初步達到通過Internet實現(xiàn)遠程監(jiān)控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐?。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP BUILdeR實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。BUILdeR以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP BUILdeR調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP BUILdeR和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP BUILdeR將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP BUILdeR的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
自適應(yīng)濾波器的硬件實現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來越強大，對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點，提出了一種基于DSP BUILdeR系統(tǒng)建模的設(shè)計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點M文件，改變自適應(yīng)參數(shù)，進行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。 然后，利用最新DSP BUILdeR工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設(shè)計的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設(shè)計的8階自適應(yīng)濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計理念與設(shè)計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時間： 2013-06-01
上傳用戶：ynwbosss
水泵效率是反映水泵經(jīng)濟性能和綜合性技術(shù)指標的參數(shù)。隨著我國節(jié)能減排工作的深入開展，用泵企業(yè)要求準確、經(jīng)常性地測試水泵的效率值，掌握設(shè)備的能源利用率和設(shè)備自身狀況，評估設(shè)備運行經(jīng)濟狀況的合理程度。目前，國內(nèi)水泵效率檢測儀器的測量精度低、實時性和可靠性較差，現(xiàn)場可操作性差，人機界面不夠友好。 本課題是利用ARM嵌入式系統(tǒng)來實現(xiàn)水泵效率檢測儀器的研制，旨在開發(fā)一種操作簡單、便于攜帶又能滿足指導(dǎo)經(jīng)濟運行精度要求的泵效測量裝置，將計算機技術(shù)、傳感器技術(shù)、數(shù)據(jù)采集處理技術(shù)、嵌入式系統(tǒng)技術(shù)相結(jié)合，實現(xiàn)水泵效率檢測的同時，也實現(xiàn)了水泵各項主要參數(shù)的測試、數(shù)據(jù)保存、傳輸及曲線擬合等功能。研究了數(shù)據(jù)采集與處理、曲線擬合、數(shù)據(jù)庫開發(fā)、通信等實現(xiàn)中的重點、難點問題，并采取了有效的硬件和軟件抗干擾措施，確保了系統(tǒng)的穩(wěn)定性和可靠性。 本文以模塊化和結(jié)構(gòu)化的思想搭建了基于ARM9的硬件平臺，設(shè)計了專用模擬電路，研究了嵌入式操作系統(tǒng)WinCE4.2的移植，利用Platform BUILdeR進行了操作系統(tǒng)內(nèi)核的定制和編譯，分析了WinCE4.2 Bootloader的工作原理和架構(gòu)，根據(jù)系統(tǒng)的功能需要和硬件資源分配、設(shè)計了設(shè)備的Bootloader。 應(yīng)用層開發(fā)使用embedded Visual C++4.0開發(fā)工具，集成IDE環(huán)境，快速的開發(fā)Windows CE應(yīng)用程序。主要內(nèi)容包括：開發(fā)友好的人機界面、實現(xiàn)儀器的基本功能、顯示水泵機組的性能參數(shù)、繪制水泵性能曲線并顯示和構(gòu)建水泵性能數(shù)據(jù)庫、實現(xiàn)通信。 在樣機試制完成后，對多臺水泵進行了試驗，試驗結(jié)果證明本檢測儀器具有穩(wěn)定可靠、測試精度和自動化程度高、管理維護方便的特點，具有較好的技術(shù)經(jīng)濟性能。
標簽： ARM 嵌入式系統(tǒng) 儀的研制 水泵
上傳時間： 2013-06-02
上傳用戶：xyipie
C++BUILdeR 6 是一款快速開發(fā)Win32 應(yīng)用程序的可視化開發(fā)工具，利用它可以實現(xiàn)高性 能的執(zhí)行效率和出色的底層控制。C++BUILdeR 6 相比于5 以前的版本，提供了更多的網(wǎng)絡(luò)開
上傳時間： 2013-07-11
上傳用戶：KSLYZ
本文以實現(xiàn)數(shù)字化的移動巡檢為目標，提出了嵌入式技術(shù)+GIS+GPS所組成的便攜式電力巡檢儀的解決方案。便攜式電力巡檢儀采用了目前最新的嵌入式技術(shù)，完全根據(jù)電力巡檢工作需要的功能進行最底層的硬件平臺、嵌入式操作系統(tǒng)和應(yīng)用軟件的專項設(shè)計和開發(fā)。 便攜式電力巡檢儀的硬件平臺采用主流的ARM微處理器、GPS接收器和其他硬件資源，完全根據(jù)功能需求量身定做，不會造成硬件上的浪費，在實現(xiàn)需求功能的同時大大降低了成本。 經(jīng)過認真的比較和實驗，將Windows CE．net作為便攜式電力巡檢儀的操作系統(tǒng)，它最大的優(yōu)點就是人機界面操作以及應(yīng)用軟件開發(fā)都比較簡單。在Platform BUILdeR的平臺上研究并實現(xiàn)了中文版操作系統(tǒng)的定制，成功的將其移植到自主設(shè)計研究的硬件平臺上。 便攜式電力巡檢儀的應(yīng)用軟件采用了eMbedded Visual C++和eSuperMap共同開發(fā)。根據(jù)線路巡檢工作的數(shù)據(jù)記錄項需求，確定了系統(tǒng)地屬性數(shù)據(jù)邏輯結(jié)構(gòu)和空間數(shù)據(jù)分層體系，實現(xiàn)了嵌入式空間數(shù)據(jù)和屬性數(shù)據(jù)的集成。應(yīng)用軟件具備對數(shù)據(jù)地圖的放大、縮小等基本操作，能夠?qū)邮盏降臄?shù)據(jù)進行解析，實現(xiàn)GPS的數(shù)據(jù)采集和定位工作。能夠為用戶計算最短和最快路徑以及提供導(dǎo)航等服務(wù)，基本滿足移動巡檢的各項需要。 基于ARM的便攜式電力巡檢儀，采用嵌入式+GIS+GPS的電力巡檢系統(tǒng)設(shè)計方案，研究和開發(fā)了從硬件平臺到應(yīng)用軟件的一系列內(nèi)容，對提高電力巡檢工作的質(zhì)量具有極大的促進作用和較高的實用價值。
上傳時間： 2013-06-14
上傳用戶：清風(fēng)冷雨
二維條碼的識別和RFID技術(shù)是當(dāng)今最主要的自動識別技術(shù)，分別適用于不同場合，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應(yīng)用于物流、公共交通、倉儲、車輛識別等領(lǐng)域。 本文以RFID和條碼技術(shù)為基礎(chǔ)，設(shè)計出了一種新的應(yīng)用模式：將RFID技術(shù)和條碼技術(shù)與可移動的智能終端相結(jié)合，移動智能終端設(shè)備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數(shù)據(jù)的采集主體，將采集到的數(shù)據(jù)傳送給后臺數(shù)據(jù)庫，實現(xiàn)對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統(tǒng)為平臺，具有可擴展功能的特性，支持基于WinCE開發(fā)的第三方軟件的使用，縮短了開發(fā)周期。 本文針對手持式設(shè)備的特點和實際要求，對終端軟硬件系統(tǒng)整體結(jié)構(gòu)進行了規(guī)劃，在研究了基于ARM9體系結(jié)構(gòu)的Samsung S3C2440A處理器的基礎(chǔ)上，完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設(shè)計，并利用Platform BUILdeR工具定制了適用于終端的WinCE操作系統(tǒng)。最后提出了設(shè)計的不足和改進之處。
標簽： ARM 射頻識別技術(shù) 手持式 物流終端
上傳時間： 2013-06-08
上傳用戶：zhoujunzhen
在VC上我們很流行在SerialPort這個多線程的串口類，前段時間我在網(wǎng)上找了，居然很少有人把它用到BCB上面。我大致整理了一下，共大家參考。具體說明見附件。-in our very popular
標簽： SerialPort_C BUILdeR
上傳時間： 2013-07-02
上傳用戶：lgs12321
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
