完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具 CADence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。 Specifying Design Intent 在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預(yù)先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。
標(biāo)簽： Allegro Planner System FPGA
上傳時間： 2013-10-19
上傳用戶：shaojie2080
2010 年，科通成為CADence 公司在中國規(guī)模最大的增值代理商，科通也是CADence 公司唯一代理區(qū)域覆蓋全國，唯一代理產(chǎn)品范圍覆蓋CADence PCB 全線（Allegro 和Orcad）的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為CADence 的一員，全新的CADence 芯片封裝/PCB 板協(xié)同設(shè)計及仿真解決方案，讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接，以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時通過網(wǎng)表管理、自動優(yōu)化路徑以及信號和電源完整性分析，可以對產(chǎn)品的成本與性能進(jìn)行優(yōu)化。
標(biāo)簽： CADence_PCB 2013
上傳時間： 2013-10-08
上傳用戶：comua
CADence的破解 真正的
標(biāo)簽： CADence 16.5 正 破解
上傳時間： 2013-11-23
上傳用戶：liuqy
CADence入門的很好教程
標(biāo)簽： CADence_SPB 16.2 PCB 入門教程
上傳時間： 2013-10-14
上傳用戶：q3290766
清華大學(xué)微電子所，PPT轉(zhuǎn)PDF，共122頁
標(biāo)簽： CADence 講義 清華大學(xué) 微電子所
上傳時間： 2014-01-21
上傳用戶：dengzb84
電子產(chǎn)品功能越來越強大的同時，對便攜的要求也越來越高，小型化設(shè)計成為很多電子設(shè)計公司的研究課題。本文以小型化設(shè)計的方法、挑戰(zhàn)和趨勢為主線，結(jié)合CADence SPB16.5在小型化設(shè)計方面的強大功能，全面剖析小型化設(shè)計的工程實現(xiàn)。主要包括以下內(nèi)容：小型化設(shè)計的現(xiàn)狀和趨勢，以及現(xiàn)在主流的HDI加工工藝，介紹最新的ANYLAYER（任意階）技術(shù)的設(shè)計方法以及工藝實現(xiàn)，介紹埋阻、埋容的應(yīng)用，埋入式元器件的設(shè)計方法以及工藝實現(xiàn)。同時介紹CADence SPB16.5軟件對小型化設(shè)計的支持。最后介紹HDI設(shè)計在高速中的應(yīng)用以及仿真方法，HDI在通信系統(tǒng)類產(chǎn)品中的應(yīng)用，HDI和背鉆的比較等。
標(biāo)簽：
上傳用戶：nanshan
CADence 16.5教程，詹書庭__PCB Layout圖文教程。
標(biāo)簽： Layout PCB 圖文教程
上傳時間： 2013-11-07
上傳用戶：s363994250
從網(wǎng)上收集的資料，感覺不錯。
標(biāo)簽： CADence 學(xué)習(xí)手冊
上傳時間： 2013-11-18
上傳用戶：my_cc
上傳時間： 2013-10-21
上傳用戶：jichenxi0730
我從網(wǎng)上找到的資料，感覺不錯。
上傳時間： 2013-10-13
上傳用戶：fredguo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
