<nav id="cyu2g"></nav>
CADence Allegro印制電路板設計610，作為Allegro系統互連設計平臺的一個600系列產品，是一個完整的、高性能印制電路板設計套件。通過頂尖的技術，它為創建和編輯復雜、多層、高速、高密度的印制電路板設計提供了一個交互式、約束驅動的設計環境。它允許用戶在設計過程的任意階段定義、管理和驗證關鍵的高速信號，并能抓住今天最具挑戰性的設計問題。Allegro印制電路板設計610提高了設計效率和縮短設計周期,讓你的產品盡快進入量產。
標簽： Allegro 610 印制 電路板設計
上傳時間： 2013-10-31
上傳用戶：牧羊人8920
Trademarks: Trademarks and service marks of CADence Design Systems, Inc. (CADence) contained in
標簽： Allegro-Design-Editor-Tutorial_ad e_tut
上傳時間： 2014-08-09
上傳用戶：龍飛艇
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過CADence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
標簽： CMOS 增益 低功耗 軌到軌
上傳時間： 2013-11-04
上傳用戶：xlcky
提出了一種基于gm /ID方法設計的可變增益放大器。設計基于SMIC90nmCMOS工藝模型，可變增益放大器由一個固定增益級、兩個可變增益級和一個增益控制器構成。固定增益級對輸入信號預放大，以增加VGA最大增益。VGA的增益可變性由兩個受增益控制器控制的可變增益級實現。運用gm /ID的綜合設計方法，優化了任意工作范圍內，基于gm /ID和VGS關系的晶體管設計，實現了低電壓低功耗。為得到較寬的增益范圍，應用了一種新穎的偽冪指函數。利用CADence中spectre工具仿真，結果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。
標簽： gm_ID 可變增益放大器
上傳時間： 2013-11-10
上傳用戶：笨小孩
本設計通過采用分割電容陣列對DAC進行優化，在減小了D/A轉換開關消耗的能量、提高速度的基礎上，實現了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數轉換器。使用CADence spectre 工具進行仿真，仿真結果表明，設計的D/A轉換器和比較器等電路滿足10-bit A/D 轉換的要求，逐次逼近A/D轉換器可以正常工作。
標簽： bit SAR ADC 10
上傳時間： 2013-11-21
上傳用戶：chukeey
設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設計基于SMIC 0.25 μm CMOS工藝，在CADence環境下對電路進行Spectre仿真。仿真結果表明，在2.5 V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V/μs，達到0.1%的穩定精度的建立時間只需4 ns，共模抑制比153 dB。
標簽： CMOS 增益提高 運算 放大器設計
上傳時間： 2014-12-23
上傳用戶：jiiszha
schematic常用快捷鍵 x：檢查并存盤 s：存盤 [：縮小 ]：放大 F：整圖居中顯示 u：撤銷上一次操作 Esc：清楚剛鍵入的命令 c：復制 m：移動
標簽： CADence 操作 快捷鍵
上傳用戶：王楚楚
制作此教程的目的旨在學習， 網上也有很多講的比較好的教程，此做并不是想跟他們比什么，希望此教程能對大家學習有所幫助。每個教程講的內容不盡相同，希望此教程能夠幫助大家快速學習Alitum Designer、PADS 和CADence。
標簽： Layout PCB 圖文教程
上傳時間： 2014-01-14
上傳用戶：q986086481
CADence
標簽： CADence_SPB 16.2 教程
上傳用戶：ddddddd
CADence入門的很好教程
標簽： CADence_SPB 16.2 PCB 入門教程
上傳時間： 2013-10-11
上傳用戶：愛死愛死
蟲蟲下載站版權所有 京ICP備2021023401號-1
